Пакет поддержки Communications Toolbox™ для радио на базе Xilinx ® Zynq ® позволяет проектировать, прототипировать и проверять практические системы беспроводной связи на радиотехнических средствах на базе Xilinx Zynq.
Используйте радиоприемник Xilinx Zynq в качестве периферийного устройства ввода-вывода для передачи и приема произвольных сигналов в реальном времени с использованием системных объектов MATLAB ® или блоков Simulink ®.
Передача и прием радиочастотных сигналов из коробки, что позволяет быстро тестировать конструкции SDR в реальных условиях.
Передача и прием данных по одному или двум каналам.
Легко конфигурируйте настройки радиочастотного радиоблока.
Получение сигналов с высокой пропускной способностью с использованием режима пакета.
В Simulink настройте и протестируйте алгоритмы SDR. Нацеливайте только фабрику FPGA устройства или развертывайте разделенные реализации совместного проектирования аппаратного и программного обеспечения на процессоре ARM ® и фабрике FPGA устройства (только для операционной системы Windows ®).
Запустите примеры приложений для начала работы.
Пакет поддержки предоставляет два рабочих процесса:
Нацеливание только на FPGA - этот рабочий процесс использует сгенерированный код HDL из пакета поддержки HDL Coder™ и HDL Coder для платформы Xilinx Zynq.
Совместное проектирование аппаратного и программного обеспечения. В этом рабочем процессе также используется пакет поддержки кодеров HDL и HDL для платформы Xilinx Zynq. Кроме того, требуется пакет поддержки Simulink Coder™, Embedded Coder ® и Embedded Coder для платформы Xilinx Zynq .
Пример пакета поддержки LTE MIB Recovery and Cell Scanner Using Analog Devices AD9361/AD9364 (Communications Toolbox Support Package for Xilinx Zynq-Based Radio) показывает, как использовать рабочий процесс совместного проектирования аппаратного и программного обеспечения для развертывания проекта из LTE HDL MIB Recovery на аппаратную плату с дочерней платой. Пример пакета поддержки LTE Receiver Using Analog Devices AD9361/AD9364 (Communications Toolbox Support Package for Xilinx Zynq-Based Radio) показывает, как фиксировать живые данные LTE для использования при тестировании конструкции.
Пакет поддержки - это надстройка, позволяющая использовать продукт MathWorks ® с определенным оборудованием и программным обеспечением сторонних производителей. Пакеты поддержки используют лицензию базового продукта. Например, пакет поддержки Communications Toolbox для радиоприемника на основе Xilinx Zynq требует лицензии для Communications Toolbox.
Установите пакеты поддержки с помощью меню Add-on MATLAB. Меню Add-On также можно использовать для обновления установленного программного обеспечения пакета поддержки или встроенного ПО на оборудовании сторонних производителей.
Чтобы установить пакеты поддержки, на вкладке Главная страница MATLAB в разделе Среда выберите Add-On > Get Hardware Support Packages. Этот список можно отфильтровать, выбрав категории (например, поставщик оборудования или область приложения) или выполнив поиск по ключевым словам.
Поиск в списке надстроек Zynqи установите следующие пакеты поддержки:
Пакет поддержки Communications Toolbox для радио на базе Xilinx Zynq
Пакет поддержки кодера HDL для платформы Xilinx Zynq
Пакет поддержки встроенного кодера для платформы Xilinx Zynq (требуется только для совместного проектирования аппаратного и программного обеспечения)
После завершения установки пакета поддержки необходимо настроить хост-компьютер и радиооборудование. Для систем Windows программа установки предоставляет инструкции по установке. Для систем Linux ® программа установки ссылается на инструкции по установке вручную .
Пакет поддержки Communications Toolbox Support Package for Xilinx Zynq-Based Radio предоставляет эталонную конструкцию, которую можно использовать для создания IP-ядра, интегрирующегося в оборудование радиосвязи. С помощью помощника по рабочим процессам HDL можно создать совместно используемый и повторно используемый базовый IP-модуль с помощью эталонной конструкции.
Для работы с эталонным дизайном целевой дизайн FPGA должен использовать потоковый интерфейс данных с управляющим сигналом, указывающим на достоверность каждого образца. Этот интерфейс обеспечивают беспроводные блоки HDL Toolbox™. Используйте блок селектора шины управления образцом, чтобы отделить действительный управляющий сигнал от шины.
Для развертывания проекта с использованием пакета поддержки необходимо выполнить эти предварительные условия.
Каждый вход или выход данных должен быть 16 бит. Подсистема HDL, входящая в эталонную конструкцию, не поддерживает сложные сигналы на портах. Для обработки сложных входов и выходов моделируйте отдельные порты I и Q на границах подсистемы.
Моделирование всех портов для данной ссылочной конструкции, даже если порты не используются.
В Simulink входные и выходные данные и действительные сигналы должны управляться с одинаковой частотой дискретизации. Следовательно, входная и выходная тактовые частоты подсистемы должны быть равными.
Синхронизируйте данные и действительные сигналы на самой высокой скорости подсистемы HDL.
Для целевого рабочего процесса только для FPGA:
Дуплексная операция не поддерживается. Используйте либо операцию передачи, либо операцию приема, но не обе.
Для рабочего процесса совместного проектирования аппаратного и программного обеспечения:
Поддерживается дуплексная операция. В одной конструкции можно использовать блоки «Передатчик» и «Приемник».
Порты регистров AXI4-Lite могут синхронизироваться с произвольной скоростью.
В одноканальном режиме можно передавать или принимать кадры данных, содержащие только четное число выборок. Если используется нечетное количество выборок, программа вставляет нулевую выборку в конце каждого кадра.
Конструкция в реальном времени сталкивается с большим объемом данных и большим набором изменений состояния, чем можно смоделировать в Simulink. Необходимо смоделировать и сгенерировать управляющую логику для обработки перезапуска между подкадрами. Рассмотрите возможность добавления дополнительных портов подсистемы для отладки видимости этих расширенных состояний после развертывания конструкции на плате.
Как только конструкция развернута на плате, у вас гораздо меньше видимости внутренних сигналов в конструкции. Для улучшения видимости перед созданием ядра IP можно добавить в подсистему временные выходные порты. Сигналами, которые могут помочь с отладкой, являются состояние конструкции, сигналы выбора мультиплексора или другие управляющие параметры, а также значения данных на промежуточных этапах тракта передачи данных. Можно также добавить входные порты и мультиплексоры, чтобы дать возможность внешнего управления такими параметрами, как сигналы выбора мультиплексора и значения усиления.
При моделировании конструкции платы во внешнем режиме можно управлять этими портами и просматривать их из Simulink. Блок Xilinx Zynq AXI Interface из созданной модели программного обеспечения обеспечивает интерфейс Simulink для портов ввода и вывода вашей конструкции во время работы на плате.
После того, как вы уверены в том, что ваша конструкция работает по назначению, вы можете удалить эти порты и регенерировать ядро IP.
Другой стратегией отладки является включение известного входного сигнала, хранящегося в памяти на FPGA. Эта память может быть частью созданного HDL-кода модели Simulink. Пример пакета поддержки LTE MIB Recovery and Cell Scanner Using Analog Devices AD9361/AD9364 (Communications Toolbox Support Package for Xilinx Zynq-Based Radio) показывает входной порт externalDataSel обеспечивает переключение между сохраненным набором данных и оперативными данными из радиоблока.