Преобразуйте сигнал от 40 МГц до 100 МГц с помощью блока FIR Rate Converter HDL Optimized. Использует необязательную request входной сигнал и ready выходной сигнал для управления скоростью передачи данных.
Чтобы представлять системным часам скорость 200MHz, модель соединяет повторяющийся true-false сигнал с request порт. Это строение генерирует выходные выборки на 100 МГц, то есть каждый второй временной шаг. Также можно подключить этот порт к ready порт нисходящего блока.
Когда блок может принять новую входную выборку на следующем временном шаге, он устанавливает ready выходной сигнал в true. Модель соединяет этот сигнал с источником формы волны, который генерирует по одной выборке за раз.
Определите параметры скорости передачи данных в InitFcn коллбэк.
Сконфигурируйте блок оптимизированного HDL преобразования скорости конечной импульсной характеристики. Используйте коэффициент интерполяции 5 и коэффициент десятикратного уменьшения 2. Используйте firmpm функция для разработки равновесной конечной импульсной характеристики. Установите оба флажка, чтобы включить ready и request порты.% В группе Типы данных установите тип данных Коэффициенты равным fixdt(1,16,15) для размещения вашего создания фильтра.
Запустите модель. Используйте Logic Analyzer, чтобы просмотреть входные и выходные сигналы блока. Синий значок в модели указывает потоковые сигналы. Запустите Logic Analyzer с панели инструментов модели.
В Logic Analyzer обратите внимание на шаблон request и результирующие validOut сигнал и шаблон ready и результирующие validIn сигнал.
Чтобы сгенерировать HDL-код из блока FIR Rate Converter HDL Optimized, щелкните правой кнопкой мыши блок и выберите Create Subsystem from Selection. Затем щелкните правой кнопкой мыши подсистему и выберите HDL-код > Сгенерировать HDL-код для подсистемы.