Понижающий пример сигнала
Преобразуйте сигнал от 48 кГц до 32 кГц с помощью блока FIR Rate Conversion HDL Optimized.
Источником является входной сигнал косинуса, дискретизированный на 48kHz. Модель передает новую выборку данных в блок на каждом временном шаге путем удержания validIn = true. После повторной дискретизации validOut сигнал true только на 2/3 временных шагов.
Откройте модель
Сконфигурируйте модель
Определите параметры скорости передачи данных в InitFcn коллбэк.
Сконфигурируйте блок оптимизированного HDL преобразования скорости конечной импульсной характеристики. Используйте коэффициент интерполяции по умолчанию 2 и коэффициент десятикратного уменьшения 3. Используйте firmpm функция для разработки равновесной конечной импульсной характеристики. В группе Типы данных установите тип данных Коэффициенты равным fixdt(1,16,15) для размещения разработанного вами фильтра.
Запуск модели и отображение результатов
Запустите модель. Используйте Logic Analyzer, чтобы просмотреть входные и выходные сигналы блока. Синий значок в модели указывает потоковые сигналы. Запустите Logic Analyzer с панели инструментов модели.
В Logic Analyzer обратите внимание на шаблон validIn и результирующие validOut сигнал.
Сгенерируйте HDL-код
Чтобы сгенерировать HDL-код из блока FIR Rate Converter HDL Optimized, щелкните правой кнопкой мыши блок и выберите Create Subsystem from Selection. Затем щелкните правой кнопкой мыши подсистему и выберите HDL-код > Сгенерировать HDL-код для подсистемы.