Синхросигналы и сброс входных параметров для тестбенча

Эта страница описывает параметры конфигурации, которые находятся на вкладке HDL Code Generation > Test Bench диалогового окна Configuration Parameters. Используя параметры на этой вкладке, можно задать часы высокого времени, часы низкого времени и то, хотите ли вы, чтобы испытательный стенд принудительно включал часы, сброс и часы входных сигналов.

Принудительный синхроимпульс

Укажите, вводит ли испытательный стенд входные сигналы синхроимпульса.

Настройки

По умолчанию: On

На: Испытательный стенд выдает входные сигналы синхроимпульса. Когда эта опция выбрана, часы с высоким и низким временем управляют формой волны.
Прочь: Заданный пользователем внешний источник подает входные сигналы синхроимпульса.

Зависимости

Это свойство включает опции Clock high time и Clock high time. Эта опция отключена, если вы выбираете целую модель. Вместо этого выберите DUT для Generate HDL for настройки.

Информация о командной строке

Свойство: ForceClock

Тип: Вектор символов

Значение: 'on' | 'off'

По умолчанию: 'on'

Чтобы задать это свойство, используйте hdlset_param или makehdltb. Чтобы просмотреть значение свойства, используйте hdlget_param.

Для примера можно задать этот параметр для symmetric_fir подсистема внутри sfir_fixed моделировать с использованием любого из этих методов.

Передайте свойство как аргумент в makehdltb функция.

makehdltb('sfir_fixed/symmetric_fir', ... 
            'ForceClock', 'off')

Когда вы используете hdlset_paramможно задать параметр на модели, а затем сгенерировать HDL-код используя makehdltb.
```
hdlset_param('sfir_fixed', 'ForceClock', 'off')
makehdltb('sfir_fixed/symmetric_fir')
```

Время наработки синхроимпульса (нс)

Укажите период в наносекундах, в течение которого испытательный стенд управляет высокими входными сигналами синхроимпульса (1).

Настройки

По умолчанию: 5

Задайте положительное целое значение. Свойства Clock high time и Clock low time определяют период и коэффициент заполнения для синхроимпульса. Используя значения по умолчанию, синхросигнал является квадратной волной (50% коэффициент заполнения) с периодом 10 нс.

Зависимость

Этот параметр активируется, когда Force clock выбран.

Информация о командной строке

Свойство: ClockHighTime

Тип: целое число

Значение: положительное целое число

По умолчанию: 5

Передайте свойство как аргумент в makehdltb функция.

makehdltb('sfir_fixed/symmetric_fir', ... 
            'ClockHighTime', 2)

Когда вы используете hdlset_paramможно задать параметр на модели, а затем сгенерировать HDL-код используя makehdltb.
```
hdlset_param('sfir_fixed', 'ClockHighTime', 2)
makehdltb('sfir_fixed/symmetric_fir')
```

Низкое время синхроимпульса (ns)

Укажите период в наносекундах, в течение которого испытательный стенд управляет входными сигналами синхроимпульса с низким значением (0).

Настройки

По умолчанию: 5

Свойства Clock high time и Clock low time определяют период и коэффициент заполнения для синхроимпульса. Используя значения по умолчанию, синхросигнал является квадратной волной (50% коэффициент заполнения) с периодом 10 нс.

Зависимость

Этот параметр активируется, когда Force clock выбран.

Информация о командной строке

Свойство: ClockLowTime

Тип: целое число

Значение: положительное целое число

По умолчанию: 5

Передайте свойство как аргумент в makehdltb функция.

makehdltb('sfir_fixed/symmetric_fir', ... 
            'ClockLowTime', 2)

Когда вы используете hdlset_paramможно задать параметр на модели, а затем сгенерировать HDL-код используя makehdltb.
```
hdlset_param('sfir_fixed', 'ClockLowTime', 2)
makehdltb('sfir_fixed/symmetric_fir')
```

Включите синхроимпульс

Укажите, принудительно ли испытательный стенд включает входные сигналы синхроимпульса.

Настройки

По умолчанию: On

На: Испытательный стенд принудительно выдает входные сигналы включения синхроимпульса на активно-высокий (1) или активно-низкий (0), в зависимости от настройки входного значения включения синхроимпульса.
Прочь: Заданный пользователем внешний источник вводит входные сигналы включения синхроимпульса.

Зависимости

Это свойство включает опцию Clock enable delay (in clock cycles) .

Эта опция отключена, если вы выбираете целую модель. Вместо этого выберите DUT для Generate HDL for настройки.

Информация о командной строке

Свойство: ForceClockEnable

Тип: Вектор символов

Значение: 'on' | 'off'

По умолчанию: 'on'

Передайте свойство как аргумент в makehdltb функция.

makehdltb('sfir_fixed/symmetric_fir', ... 
            'ForceClockEnable', 'off')

Когда вы используете hdlset_paramможно задать параметр на модели, а затем сгенерировать HDL-код используя makehdltb.
```
hdlset_param('sfir_fixed', 'ForceClockEnable', 'off')
makehdltb('sfir_fixed/symmetric_fir')
```

Задержка включения синхроимпульса (в тактах)

Задайте истекшее время (в тактах) между отключением сброса и включением синхроимпульса.

Настройки

По умолчанию: 1

Свойство Clock enable delay (in clock cycles) определяет количество тактовых импульсов, прошедших между моментом отключения сигнала сброса и моментом первого утверждения сигнала включения синхроимпульса. На рисунке ниже сигнал сброса (активный-высокий) отключается после 2 тактов, и активизируется синхроимпульс после задержки включения синхроимпульса 1 цикла (по умолчанию).

На рисунке ниже сигнал сброса (активный-высокий) отменяется после интервала, обозначенного Hold Time. Активация синхроимпульса происходит после дополнительного интервала, обозначенного Clock enable delay.

Зависимость

Этот параметр активируется, когда Force clock enable выбран.

Информация о командной строке

Свойство: TestBenchClockEnableDelay

Тип: целое число

По умолчанию: 1

Передайте свойство как аргумент в makehdltb функция.

makehdltb('sfir_fixed/symmetric_fir', ... 
            'TestBenchClockEnableDelay', 2)

Когда вы используете hdlset_paramможно задать параметр на модели, а затем сгенерировать HDL-код используя makehdltb.
```
hdlset_param('sfir_fixed', 'TestBenchClockEnableDelay', 2)
makehdltb('sfir_fixed/symmetric_fir')
```

Сброс силы

Определите, принудительно ли испытательный стенд сбрасывает входные сигналы.

Настройки

По умолчанию: On

На: Испытательный стенд выдает входные сигналы сброса.
Прочь: Заданный пользователем внешний источник подает входные сигналы сброса.

Совет

Если вы выбираете эту опцию, можно использовать опцию Hold time для управления синхронизацией сброса.

Зависимость

Эта опция отключена, если вы выбираете целую модель. Вместо этого выберите DUT для Generate HDL for настройки.

Информация о командной строке

Свойство: ForceReset

Тип: Вектор символов

Значение: 'on' | 'off'

По умолчанию: 'on'

Передайте свойство как аргумент в makehdltb функция.

makehdltb('sfir_fixed/symmetric_fir', ... 
            'ForceReset', 'off')

Когда вы используете hdlset_paramможно задать параметр на модели, а затем сгенерировать HDL-код используя makehdltb.
```
hdlset_param('sfir_fixed', 'ForceReset', 'off')
makehdltb('sfir_fixed/symmetric_fir')
```

Длина сброса (в тактах)

Задайте интервал времени (в тактах), в течение которого выполняется сброс.

Настройки

По умолчанию: 2

Свойство Reset length (in clock cycles) определяет количество тактовых импульсов, в течение которых выполняется сброс. Reset length (in clock cycles) должно быть целым числом, большим или равным 0. Следующий рисунок иллюстрирует случай по умолчанию, в котором сигнал сброса (активный-высокий) утверждается для 2 тактов.

Зависимость

Этот параметр активируется, когда Force reset выбран.

Информация о командной строке

Свойство: Resetlength

Тип: целое число

По умолчанию: 2

Передайте свойство как аргумент в makehdltb функция.

makehdltb('sfir_fixed/symmetric_fir', ... 
            'Resetlength', 4)

Когда вы используете hdlset_paramможно задать параметр на модели, а затем сгенерировать HDL-код используя makehdltb.
```
hdlset_param('sfir_fixed', 'Resetlength', 4)
makehdltb('sfir_fixed/symmetric_fir')
```

Документация