Многоскоростные модели для генерации HDL-кода

Параметры конфигурации модели

Перед генерацией HDL-кода сконфигурируйте параметры своей модели используя hdlsetup команда. Это настраивает вашу многоскоростную модель для генерации HDL-кода. В этом разделе результирующие настройки, примененные к модели, hdlsetup которые имеют отношение к генерации кода с несколькими рейтингами. К ним относятся:

  • Solver опции, которые рекомендованы или необходимы для генерации HDL-кода:

    • Type: Fixed-step.

    • Solver: Discrete (no continuous states). Другие решатели с фиксированным шагом могут быть выбраны, но эта опция обычно лучше всего подходит для симуляции дискретных систем.

    • Tasking mode: Должно быть явно установлено на SingleTasking. Не устанавливайте Tasking mode на Auto.

  • hdlsetup настраивает следующие опции Diagnostics/ Sample time для всех моделей:

    • Multitask rate transition: error

    • Single task rate transition: error

    В многоскоростных моделях, предназначенных для генерации HDL-кода, блоки Rate Transition должны быть явно вставлены, когда блоки, работающие с различными скоростями, соединены. Установите Multitask rate transition и Single task rate transition равными error обнаружение незаконных переходов скорости перед генерацией кода.

Чтобы узнать больше о настройках, которые hdlsetup конфигурирует, см. Проверка параметров модели, подходящих для генерации HDL-кода.

Частота дискретизации

HDL Coder™ требует, чтобы в модели существовала по крайней мере одна допустимая частота дискретизации (шаг расчета > 0). Если все скорости 0, -1 или -2, генератор кода (makehdl) и проверка совместимости (checkhdl) завершается сообщением об ошибке.

Блоки, которые будут использоваться для переходов скорости

Используйте Rate Transition блоки, а не следующие блоки, чтобы создать переходы скорости в моделях, предназначенных для генерации HDL-кода:

  • Delay

  • Tapped Delay

  • Unit Delay

  • Unit Delay Enabled

  • Zero-Order Hold

Перечисленные блоки Delay должны быть сконфигурированы так, чтобы иметь одинаковые входы и вывода выборки.

Zero-Order Hold блоки должны быть сконфигурированы с унаследованными (-1) шагами расчета.