Вы можете настроить имена портов и задать атрибуты внешнего компонента, когда вы генерируете интерфейс из следующих блоков:
Model с реализацией черного ящика
Subsystem с реализацией черного ящика
HDL Cosimulation
Откройте диалоговое окно HDL Block Properties, чтобы увидеть параметры генерации интерфейса.
В следующей таблице приведены имена, настройки значений и назначение параметров генерации интерфейсов.
Примечание
Вы не можете явным образом задать сигналы времени, сброса и включения синхроимпульса в Simulink® моделировать при помощи параметров AddClockEnablePort, AddClockPort и AddResetPort. Вместо этого используйте эти параметры для добавления порта clock, reset или clock enable в сгенерированный HDL-код.
| Имя параметра | Значения | Описание |
|---|---|---|
| AddClockEnablePort |
По умолчанию: | Если on, добавьте входной порт включения синхроимпульса к интерфейсу, сгенерированному для блока. Имя порта определяется ClockEnableInputPort. |
| AddClockPort |
По умолчанию: | Если on, добавьте входной порт синхроимпульса к интерфейсу, сгенерированному для блока. Имя порта определяется ClockInputPort. |
| AddResetPort |
По умолчанию: | Если onдобавьте входной порт сброса к интерфейсу, сгенерированному для блока. Имя порта определяется ResetInputPort. |
| AllowDistributedPipelining |
По умолчанию: | Если on, позволяют HDL- Coder™ перемещать регистры через блок, от входных данных до выходных данных или от выходных данных до входных данных. |
| ClockEnableInputPort | По умолчанию: | Задает имя HDL для входного порта включения синхроимпульса блока. |
| ClockInputPort | По умолчанию: | Задает имя HDL для входного сигнала синхроимпульса блока. |
| ConstrainedOutputPipeline | По умолчанию: 0 | Задает количество задержек, которые необходимо вставить генератору кода на выходе интерфейса путем перераспределения существующих задержек в проекте. |
| EntityName | По умолчанию: Строка имени сущности определяется из имени блока и изменяется при необходимости, чтобы сгенерировать легальный VHDL® имя сущности. | Задает VHDL- |
| GenericList | Передайте переменную массива ячеек, которая содержит массивы ячеек с двумя или тремя строками, или введите массив ячеек с массивами ячеек, каждый из которых содержит две или три строки. Строки представляют имя, значение и необязательный тип данных VHDL- По умолчанию: нет | Задает список VHDL- Для примера в диалоговом окне HDL Блока Свойств введите Как задать
Если тип данных
|
| ImplementationLatency | -1 | 0 | положительное целое число По умолчанию: -1 | Задает дополнительную задержку внешнего компонента в временных шагах относительно блока Simulink. Если 0 или больше, это значение используется для балансировки задержки. Ваши входы и выходы должны работать с той же скоростью. Если -1, задержка неизвестна. Это отключает балансировку задержки. |
| InlineConfigurations (только для VHDL) |
По умолчанию: Если этот параметр не задан, по умолчанию присваивается значение глобального | Если off, подавляют генерацию строения для блока и требуют поставляемой пользователем внешнего строения. |
| InputPipeline | По умолчанию: 0 | Задает количество входных этапов трубопровода (глубину трубопровода) в сгенерированном коде. |
| OutputPipeline | По умолчанию: 0 | Задает количество выхода этапов трубопровода (глубину трубопровода) в сгенерированном коде. |
| ResetInputPort | По умолчанию: | Задает имя HDL для входов сброса блока. |
| VHDLArchitectureName (только для VHDL) | По умолчанию: | Задает имя архитектуры RTL, сгенерированное для блока. Имя архитектуры генерируется только, если InlineConfigurations on. |
| VHDLComponentLibrary (только для VHDL) | По умолчанию: | Задает библиотеку, из которой загружается компонент VHDL. |
