Настройка интерфейса черного ящика или HDL-косимуляции

Вы можете настроить имена портов и задать атрибуты внешнего компонента, когда вы генерируете интерфейс из следующих блоков:

  • Model с реализацией черного ящика

  • Subsystem с реализацией черного ящика

  • HDL Cosimulation

Параметры интерфейса

Откройте диалоговое окно HDL Block Properties, чтобы увидеть параметры генерации интерфейса.

В следующей таблице приведены имена, настройки значений и назначение параметров генерации интерфейсов.

Примечание

Вы не можете явным образом задать сигналы времени, сброса и включения синхроимпульса в Simulink® моделировать при помощи параметров AddClockEnablePort, AddClockPort и AddResetPort. Вместо этого используйте эти параметры для добавления порта clock, reset или clock enable в сгенерированный HDL-код.

Имя параметраЗначенияОписание
AddClockEnablePort

on | off

По умолчанию: on

Если on, добавьте входной порт включения синхроимпульса к интерфейсу, сгенерированному для блока. Имя порта определяется ClockEnableInputPort.
AddClockPort

on | off

По умолчанию: on

Если on, добавьте входной порт синхроимпульса к интерфейсу, сгенерированному для блока. Имя порта определяется ClockInputPort.
AddResetPort

on | off

По умолчанию: on

Если onдобавьте входной порт сброса к интерфейсу, сгенерированному для блока. Имя порта определяется ResetInputPort.
AllowDistributedPipelining

on | off

По умолчанию: off

Если on, позволяют HDL- Coder™ перемещать регистры через блок, от входных данных до выходных данных или от выходных данных до входных данных.
ClockEnableInputPort

По умолчанию: clk_enable

Задает имя HDL для входного порта включения синхроимпульса блока.
ClockInputPort

По умолчанию: clk

Задает имя HDL для входного сигнала синхроимпульса блока.
ConstrainedOutputPipeline

По умолчанию: 0

Задает количество задержек, которые необходимо вставить генератору кода на выходе интерфейса путем перераспределения существующих задержек в проекте.
EntityName

По умолчанию: Строка имени сущности определяется из имени блока и изменяется при необходимости, чтобы сгенерировать легальный VHDL® имя сущности.

Задает VHDL- entity или Verilog® module имя, сгенерированное для блока.

GenericList

Передайте переменную массива ячеек, которая содержит массивы ячеек с двумя или тремя строками, или введите массив ячеек с массивами ячеек, каждый из которых содержит две или три строки. Строки представляют имя, значение и необязательный тип данных VHDL- generic или Verilog parameter. Тип данных по умолчанию integer.

По умолчанию: нет

Задает список VHDL- generic или Verilog parameter пары "имя-значение", каждая с дополнительной спецификацией типа данных, для передачи в подсистему с BlackBox реализация.

Для примера в диалоговом окне HDL Блока Свойств введите {'namevaluetype'}, или, если тип данных integer, введите {'namevalue'}.

Как задать GenericList использование hdlset_param, в командной строке введите:

hdlset_param (blockname, 'GenericList', '{"name'''', value'''', type''}');

Если тип данных integer, в командной строке введите:

hdlset_param (blockname, 'GenericList', '{"name '''', value''}');

ImplementationLatency

-1 | 0 | положительное целое число

По умолчанию: -1

Задает дополнительную задержку внешнего компонента в временных шагах относительно блока Simulink.

Если 0 или больше, это значение используется для балансировки задержки. Ваши входы и выходы должны работать с той же скоростью.

Если -1, задержка неизвестна. Это отключает балансировку задержки.

InlineConfigurations
(только для VHDL)

on | off

По умолчанию: Если этот параметр не задан, по умолчанию присваивается значение глобального InlineConfigurations свойство.

Если off, подавляют генерацию строения для блока и требуют поставляемой пользователем внешнего строения.
InputPipeline

По умолчанию: 0

Задает количество входных этапов трубопровода (глубину трубопровода) в сгенерированном коде.
OutputPipeline

По умолчанию: 0

Задает количество выхода этапов трубопровода (глубину трубопровода) в сгенерированном коде.
ResetInputPort

По умолчанию: reset

Задает имя HDL для входов сброса блока.
VHDLArchitectureName
(только для VHDL)

По умолчанию: rtl

Задает имя архитектуры RTL, сгенерированное для блока. Имя архитектуры генерируется только, если InlineConfigurations on.
VHDLComponentLibrary
(только для VHDL)

По умолчанию: work

Задает библиотеку, из которой загружается компонент VHDL.

Похожие темы

Для просмотра документации необходимо авторизоваться на сайте