Эта страница описывает параметры конфигурации, которые находятся на вкладке HDL Code Generation > Test Bench диалогового окна Configuration Parameters. Используя параметры на этой вкладке, можно задать путь к библиотеке симуляции и вопрос о том, следует ли сгенерировать multi-file testbench.
Разделите сгенерированные испытательные стенды на вспомогательные функции, данные и файлы HDL- испытательного стенда кода.
Можно использовать эту настройку, чтобы указать, как вы хотите разделить файлы, которые содержат испытательный стенд, данные и вспомогательные функции.
Имена файлов получают из имени DUT, свойства Test bench name postfix и свойства Test bench data file name postfix как:
DUTname_ TestBenchPostfix_ TestBenchDataPostfix
Для примера, если имя DUT symmetric_fir, и целевой язык является VHDL®имена испытательных стендов по умолчанию:
symmetric_fir_tb.vhd: испытательный стенд
symmetric_fir_tb_pkg.vhd: пакет вспомогательных функций
symmetric_fir_tb_data.vhd: пакет данных
Если имя DUT symmetric_fir и целевой язык - Verilog®имена испытательных стендов по умолчанию:
symmetric_fir_tb.v: испытательный стенд
symmetric_fir_tb_pkg.v: пакет вспомогательных функций
symmetric_fir_tb_data.v: испытательные стенды
По умолчанию: Off
На Запишите три отдельных файла HDL. Существует отдельный файл для испытательного стенда, вспомогательных функций и данных испытательного стенда.
ПрочьЗапись двух отдельных файлов. Один файл содержит HDL- испытательного стенда код. Другой файл содержит пакет вспомогательных функций и испытательного стенда данные.
Когда это свойство выбрано, Test bench data file name postfix включено.
Эта опция отключена, если вы выбираете целую модель. Вместо этого выберите DUT для Generate HDL for настройки.
Свойство:
MultifileTestBench |
| Тип: Вектор символов |
Значение:
'on''off' |
По умолчанию:
'off' |
Чтобы задать это свойство, используйте hdlset_param или makehdltb. Чтобы просмотреть значение свойства, используйте hdlget_param.
Для примера можно задать этот параметр для symmetric_fir подсистема внутри sfir_fixed моделировать с использованием любого из этих методов.
Передайте свойство как аргумент в makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'MultifileTestBench', 'on')
Когда вы используете hdlset_paramможно задать параметр на модели, а затем сгенерировать HDL-код используя makehdltb.
hdlset_param('sfir_fixed', 'MultifileTestBench', 'on') makehdltb('sfir_fixed/symmetric_fir')
Укажите путь к скомпилированной Altera® или Xilinx® библиотеки симуляции.
По умолчанию: ''
Укажите путь к скомпилированным библиотекам симуляции Altera или Xilinx. Altera предоставляет файлы модели симуляции в \quartus\eda\sim_lib папке.
Эта опция отключена, если вы выбираете целую модель. Вместо этого выберите DUT для Generate HDL for настройки.
Свойство:
SimulationLibPath |
| Тип: Вектор символов |
По умолчанию:
'' |
Чтобы задать это свойство, используйте hdlset_param или makehdltb. Чтобы просмотреть значение свойства, используйте hdlget_param.
Для примера, если необходимо задать путь к скомпилированной библиотеке Xilinx Симуляции, введите:
myDUT = gcb; libpath = '/apps/Xilinx_ISE/XilinxISE-13.4/Linux/ISE_DS/ISE/vhdl/ mti_se/6.6a/lin64/xilinxcorelib'; hdlset_param (myDUT, 'SimulationLibPath', libpath); makehdltb(myDUT)
