Можно сгенерировать порт сброса для контроллера синхронизации, который генерирует сигналы синхроимпульса, включения синхроимпульса и сброса в multirate DUT. В сгенерированном коде сброс для контроллера синхронизации является входным портом DUT.
Ваш проект должна использовать синхроимпульс. То есть, ClockInputs значение свойства должно быть 'Single'.
Чтобы сгенерировать порт сброса для контроллера синхронизации, установите TimingControllerArch свойство к 'resettable' использование makehdl или hdlset_param.
Чтобы отключить генерацию портов для контроллера синхронизации, установите TimingControllerArch свойство к 'default'.
Для примера, для модели, sfir_fixed, задайте порт сброса для контроллера синхронизации путем ввода:
hdlset_param('sfir_fixed','TimingControllerArch','resettable')Следующие рабочие процессы несовместимы с генерацией порта сброса контроллера синхронизации:
FPGA под ключ
Цикл
Настраиваемая генерация ядра IP