Цифровая Фаза заблокированный Цикл

Открыть скрипт

Этот пример показов, как смоделировать цифровую фазу, заблокированный циклом с помощью Mixed-Signal Blockset™. В цифровой фазовой автоподстройки цикла фазовое обнаружение выполняется преобразователем времени в цифровой преобразователь (TDC), цикл фильтрация выполняется цифровым фильтром, и генератор является цифровым генератором (DCO). Этот пример демонстрирует поведенческую модель TDC, использование BiquadFilter из Toolbox™ DSP Systen в качестве цифрового цикла фильтра и использование VCO и DAC из Mixed-Signal Blockset для моделирования DCO.

Этот пример также демонстрирует один способ разработки цикла управления цифровой ФАПЛ с помощью архитектуры ФАПЛ из Mixed-Signal Blockset для разработки аналоговой ФАПЛ и последующего преобразования аналогового проекта в ее цифровой эквивалент.

Цифровой ФАПЛ

Откройте и запустите пример модели цифровой ФАПЛ. Затем выберите PLL Testbench в модели и нажмите кнопку Plot phase noise (или вызовите функцию обратного вызова кнопки). Сохраните цикл сигнал фильтра и фазы данные о шуме для последующего сравнения с аналоговыми результатами ФАПЛ.

open('DigitalPLL.slx');
simout = sim(gcs);
msblks.PLL.pllTBPlotPhaseNoiseButton([gcs '/PLL Testbench']);
dpll_vcntl = simout.dpll_vcntl;
getDigitalPllPhaseNoise;

Время к цифровому конвертеру

Поведенческая модель TDC использует триггируемые подсистемы, чтобы выборить тактовое время на восходящих ребрах опорного синхроимпульса и дробного делителя ФАПЛ. Затем он вычисляет различие между этими двумя дискретизированными часами и преобразует в восемь биты целого числа выхода значение. Чтобы смоделировать цифровой цикл обратной связи, синхронизируемый ссылкой, частота выборки выходного порта устанавливается на опорную частоту.

open_system('DigitalPLL/TDC','force');

Цифровой управляемый генератор

Модель DCO представляет схему, в которой управление для VCO устанавливается цифроаналоговым преобразователем (DAC). Преобразование в DAC инициируется синхроимпульсом ссылки.

Включена фаза ухудшение шума в ГУН. Модель DAC может также моделировать нарушения. Однако искажения DAC не включены в модели примера.

Вы также можете смоделировать DCO, непосредственно задав массив управляющих напряжений VCO Mixed-Signal Blockset на массив последовательных целых чисел, который охватывает область значений цифровых входных значений. Затем можно задать выход массив частот, чтобы задать частоту выхода для каждого возможного значения входа.

open_system('DigitalPLL/DCO','force');

Фильтр цифрового цикла

Фильтр цикла является BiquadFilter из DSP System Toolbox. Он синхронизируется на ссылку тактовой частоте выхода портом TDC.

Фильтр цифрового цикла разработан с использованием функции автоматического проекта Целое число N PLL с моделью Single Modulus Prescaler из библиотеки Mixed-Signal Blockset PLL Architures. Фильтр аналогового цикла предназначен для достижения заданных циклов полосы пропускания и запаса по фазе, затем значения схемы и интервал дискретизации преобразуются в коэффициенты цифрового фильтра. Чтобы получить правильное общее усиление цикла, коэффициент шкалы применяется к модели биквадного фильтра цикла фильтра.

Вывод масштабного коэффициента усиления контура параллелен результату процедуры разработки для всех цифровых контуров с фазовой автоподстройкой на основе аналогии фазовой автоподстройки заряда с подкреплением.

Переменные, используемые в деривации

$I_{CP}$ Максимальная амплитуда тока зарядного насоса
Передаточное сопротивление фильтра аналогового цикла
$K_{VCO}$ Чувствительность к ГУН как для аналоговых, так и для цифровых ФАП
$T_{REF}$ Опорный период синхроимпульса
$\Delta_{TDC}$ Разрешение по времени TDC
Цифровой цикл фильтрация передаточной функции
$K_{DAC}$ Коэффициент усиления DAC

Обратите внимание, что в этом примере общая область значений TDC является двумя опорными тактовыми периодами.

Уравнение, которое делает коэффициент усиления аналогового и цифрового ФАПЛ равным:

${{{I_{CP}}} \over {2\pi }}Z\left( s \right){{{K_{VCO}}} \over s} = {{2{T_{REF}}} \over {{2_\pi }}}{1 \over {{\Delta _{TDC}}}}H\left( s \right){K_{DAC}}{{{K_{VCO}}} \over s}$

Поскольку TDC и DAC в этом примере были сконфигурированы, чтобы иметь одинаковое количество бит, это уравнение уменьшается до:

$H\left( s \right) = {{{I_{CP}}} \over 2}Z\left( s \right)$

Поскольку функция getSOSfromAnalogPLL включенный в этот пример создает коэффициенты фильтра, которые приводят к усилению фильтра, $Z(s)$ масштабный коэффициент для контурного фильтра равен. ${{{I_{CP}}} \over 2}$

Несмотря на то, что коэффициенты цикла фильтра, входной сигнал и выход сигнал в этом примере являются плавающими точками двойной точности, также можно использовать Fixed-Point Designer™ для моделирования всей цифровой обратной связи пути с использованием точно такой же цифровой точности, как в проекте схемы, таким образом получая еще более точную оценку нарушений, таких как шум квантования.

Вы можете спроектировать и сконфигурировать фильтр цифрового цикла, запустив скрипт:

%%%designDigitalLoopFilter;

Сравнение с аналоговым PLL

Можно сравнить получение цикла аналогового ФАПЛ с приобретением цифрового ФАПЛ. Дополнительная пульсация высокой частоты в отклике фильтра аналогового цикла происходит из-за формы волны накачки заряда.

open('AnalogPLL.slx');
simout = sim(gcs);
apll_vcntl = simout.apll_vcntl;
plotLoopFilterWaveforms;
msblks.PLL.pllTBPlotPhaseNoiseButton([gcs '/PLL Testbench']);
plot(xdpll,ydpll,'LineWidth',2,'DisplayName','Digital PLL');

Документация