Синхронный триггер J-K
Этот пример показывает, как смоделировать J-K триггер из Simscape™ Electrical™ логических компонентов. Когда два переключателя находятся в положениях по умолчанию, оба входа в триггер устанавливаются высокими, поэтому его выходное состояние переключается каждый раз, когда синхроимпульс становится низким. Начальные условия передаются в соответствующие элементы NAND через команды инициализации маски блока.
Модель
Синхронная подсистема J-K триггеров
Подсистема триггера 1 с тактовой частотой S-R
Результаты симуляции из Simscape Logging
На графиках ниже показаны входы и выходы для синхронного триггера J-K. Оба входа в триггер заданы высокими, поэтому его выходное состояние переключается каждый раз, когда синхросигнал становится низким.
