Используйте RF Toolbox™ для импорта N-портов S-параметров, представляющих высокоскоростные объединительные каналы, и преобразует 16-портовые S-параметры в 4-портовые S-параметры, чтобы смоделировать каналы и перекрестные помехи между каналами.

Используйте RF Toolbox™ для моделирования дифференциального высокоскоростного канала объединительной платы с помощью рациональных функций. Этот тип модели полезен для инженеров по обеспечению целостности сигналов, цель которых - надежно соединить высокоскоростные полупроводниковые устройства с, например, потоками последовательных данных с несколькими Gbps через объединительные платы и печатные платы.

Используйте функции RF Toolbox™ для вычисления TDR (рефлектометрия во временной области) и TDT (передача во временной области) дифференциального высокоскоростного канала объединительной платы.

Используйте Simulink ® для моделирования дифференциального высокоскоростного канала объединительной платы. Пример сначала читает файл данных Touchstone ®, который содержит одноконечные 4-портовые S-параметры для дифференциальной высокоскоростной объединительной платы и преобразует их в 2-портовые дифференциальные S-параметры. Он вычисляет передаточную функцию дифференциальной схемы и использует rationalfit функция для аппроксимации рациональной функции замкнутой формы к передаточной функции схемы. Затем пример преобразует полюсы и остатки объекта рациональной функции в числители и знаменатели передаточных функций Преобразование Лапласа S-Domain, которые он использует для построения модели Simulink объекта рациональной функции.

Используйте функции RF Toolbox™ для генерации модуля Verilog-A, который моделирует поведение высокоскоростной объединительной платы на высоком уровне. Во-первых, он считывает однокомпонентные 4-портовые S-параметры для дифференциальной высокоскоростной объединительной платы и преобразует их в 2-портовые дифференциальные S-параметры. Затем он вычисляет передаточную функцию дифференциальной схемы и подбирает рациональную функцию передаточной функции. Далее в примере экспортируется модуль Verilog-A, который описывает модель. Наконец, он строит график модульной переходной характеристики сгенерированного модуля Verilog-A в стороннем инструменте симуляции схем.