Check Discrete Gradient

Проверяйте, что абсолютное значение различия между последовательными выборками дискретного сигнала меньше заданного значения

развернуть все на странице

Библиотека:
Simulink/Верификация модели
HDL-кодер/верификация модели

Описание

Блок Check Discrete Gradient проверяет каждый элемент сигнала и определяет, меньше ли абсолютное значение различия между последовательными значениями элемента заданного значения. Затем блок выполняет проверку типа «assertion» после сравнения. Можно задать значение градиента (1 по умолчанию) путем регулировки параметра Maximum gradient. Если различие входного сигнала меньше, чем абсолютное значение Maximum gradient, утверждение true (1) и блок ничего не делает. Если нет, блок останавливает симуляцию и возвращает сообщение об ошибке по умолчанию.

Примечание

Чтобы запустить симуляции, блок Check Discrete Gradient требует дискретного решателя с фиксированным шагом. Если выбран другой решатель, выдается запрос на ошибку.

Порты

Вход

расширить все

`Port_1` - Входной сигнал проверен на градиент
скаляр | вектор | матрица

Входной сигнал блок проверяет, чтобы определить, меньше ли различие каждого элемента между последовательными выборками, чем абсолютное значение параметра Maximum gradient.

Выход

расширить все

`Port_1` - Выходной сигнал Assertion
скаляр

Выходной сигнал, который true (1) если утверждение увенчается успехом, и false (0) если установка прекращает работать. Если в Параметры конфигурации окне, в разделе Math and Data Types, под Advanced parameters вы выбираете Implement logic signals as Boolean data, то выход тип данных Boolean. В противном случае тип данных сигнала double.

Зависимости

Чтобы включить этот выходной порт, установите флажок Output assertion signal параметра.

Типы данных: double | Boolean

Параметры

расширить все

`Maximum gradient` - Максимальное значение допустимых различий
`1` (по умолчанию) | скаляром

Задайте значение допустимого градиента входного сигнала.

Информация о командной строке

Параметр: gradient

Тип: Вектор символов

Значения: реальный скаляр

По умолчанию: '1'

`Enable assertion` - Включить или отключить проверку
`on` (по умолчанию) | `off`

Очистка этого параметра отключает блок и заставляет модель вести себя так, как если бы блок не существовал. Чтобы включить или отключить все блоки верификации, независимо от настройки этой опции, перейдите в окно Параметры Конфигурации, нажмите Diagnostics > Data Validity, разверните раздел Advanced parameters и установите Model Verification block enabling равным Enable all или Disable all.

Информация о командной строке

Параметр: enabled

Тип: Вектор символов

Значения: 'on' | 'off'

По умолчанию: 'on'

`Simulation callback when assertion fails (optional)` - Выражение, которое вычисляется, когда утверждение не удается
`''` (по умолчанию) | выражение MATLAB

Задайте MATLAB^® выражение, чтобы вычислить, когда утверждение прекращает работать. Поскольку выражение оценивается в рабочем пространстве MATLAB, задайте все переменные, используемые в выражении в этой рабочей области.

Зависимости

Чтобы включить этот параметр, выберите параметр Enable assertion.

Информация о командной строке

Параметр: callback

Тип: Вектор символов

Значения: выражение MATLAB

По умолчанию: ''

`Stop simulation when assertion fails` - Останавливать ли симуляцию, когда проверка прекращается
`on` (по умолчанию) | `off`

Выберите этот параметр, чтобы остановить симуляцию в случае сбоя проверки. Очистите этот параметр, чтобы отобразить предупреждение и продолжить симуляцию.

Информация о командной строке

Параметр: stopWhenAssertionFail

Тип: Вектор символов

Значения: 'on' | 'off'

По умолчанию: 'on'

`Output assertion signal` - Создайте выходной сигнал
`off` (по умолчанию) | `on`

Выберите этот параметр, чтобы включить выход порт.

Информация о командной строке

Параметр: export

Тип: Вектор символов

Значения: 'on' | 'off'

По умолчанию: 'off'

`Select icon type` - Выберите тип значка
`graphic` (по умолчанию) | `text`

Задайте стиль значка блока. The graphic опция отображает графическое представление условия определения значения на значке. The text опция отображает математическое выражение, которое представляет условие утверждения.

Информация о командной строке

Параметр: icon

Тип: Вектор символов

Значения: 'graphic' | 'text'

По умолчанию: 'graphic'

Примеры моделей

Check Signal Slope with Check Discrete Gradient Block

Проверяйте наклон сигнала с помощью проверяющего дискретного блока градиента

Эта модель использует блок Check Discrete Gradient на вход синусоиды и проверяет, достигнут ли заданный дискретный градиент.

Откройте модель

Характеристики блоков

Типы данных	`double` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`no`
Многомерные сигналы	`yes`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Для получения дополнительной информации о том, как Simulink^® Coder™ сгенерированный код обрабатывает блоки Верификация модели, см., Конфигурирование модели для отладки (Simulink Coder).

Не рекомендуемый для производственного кода.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок может использоваться, чтобы проверить, меньше ли различие между последовательными выборками, чем заданный градиент во время симуляции, но не включена в сгенерированный код.

Документация

Check Discrete Gradient

Описание

Порты

Вход

`Port_1` - Входной сигнал проверен на градиент
скаляр | вектор | матрица

Выход

`Port_1` - Выходной сигнал Assertion
скаляр

Зависимости

Параметры

`Maximum gradient` - Максимальное значение допустимых различий
`1` (по умолчанию) | скаляром

Информация о командной строке

`Enable assertion` - Включить или отключить проверку
`on` (по умолчанию) | `off`

Информация о командной строке

`Simulation callback when assertion fails (optional)` - Выражение, которое вычисляется, когда утверждение не удается
`''` (по умолчанию) | выражение MATLAB

Зависимости

Информация о командной строке

`Stop simulation when assertion fails` - Останавливать ли симуляцию, когда проверка прекращается
`on` (по умолчанию) | `off`

Информация о командной строке

`Output assertion signal` - Создайте выходной сигнал
`off` (по умолчанию) | `on`

Информация о командной строке

`Select icon type` - Выберите тип значка
`graphic` (по умолчанию) | `text`

Информация о командной строке

Примеры моделей

Проверяйте наклон сигнала с помощью проверяющего дискретного блока градиента

Характеристики блоков

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Документация Simulink

Поддержка

Документация

Check Discrete Gradient

Описание

Порты

Вход

Port_1 - Входной сигнал проверен на градиент скаляр | вектор | матрица

Выход

Port_1 - Выходной сигнал Assertion скаляр

Зависимости

Параметры

Maximum gradient - Максимальное значение допустимых различий 1 (по умолчанию) | скаляром

Информация о командной строке

Enable assertion - Включить или отключить проверку on (по умолчанию) | off

Информация о командной строке

Simulation callback when assertion fails (optional) - Выражение, которое вычисляется, когда утверждение не удается '' (по умолчанию) | выражение MATLAB

Зависимости

Информация о командной строке

Stop simulation when assertion fails - Останавливать ли симуляцию, когда проверка прекращается on (по умолчанию) | off

Информация о командной строке

Output assertion signal - Создайте выходной сигнал off (по умолчанию) | on

Информация о командной строке

Select icon type - Выберите тип значка graphic (по умолчанию) | text

Информация о командной строке

Примеры моделей

Проверяйте наклон сигнала с помощью проверяющего дискретного блока градиента

Характеристики блоков

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.

См. также

Документация Simulink

Поддержка

`Port_1` - Входной сигнал проверен на градиент
скаляр | вектор | матрица

`Port_1` - Выходной сигнал Assertion
скаляр

`Maximum gradient` - Максимальное значение допустимых различий
`1` (по умолчанию) | скаляром

`Enable assertion` - Включить или отключить проверку
`on` (по умолчанию) | `off`

`Simulation callback when assertion fails (optional)` - Выражение, которое вычисляется, когда утверждение не удается
`''` (по умолчанию) | выражение MATLAB

`Stop simulation when assertion fails` - Останавливать ли симуляцию, когда проверка прекращается
`on` (по умолчанию) | `off`

`Output assertion signal` - Создайте выходной сигнал
`off` (по умолчанию) | `on`

`Select icon type` - Выберите тип значка
`graphic` (по умолчанию) | `text`

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

Генерация кода ПЛК
Сгенерируйте структурированный текстовый код с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Разрабатывайте и моделируйте системы с фиксированной точкой с помощью Fixed-Point Designer™.