Поддерживаемые цели для многоядерного программирования

Поддерживаемые многоядерные целевые системы

Можно создавать и загружать модели, которые неявно или явно секционированы для следующих многоядерных целей, используя системные целевые файлы:

Linux^®, Windows^®и Mac OS с использованием ert.tlc и grt.tlc.
Simulink^® Real-Time™ с использованием slrealtime.tlc.

Примечание

Чтобы создать и загрузить модель, у вас должно быть установлено программное обеспечение Simulink Coder™.
Чтобы создать и загрузить свою модель в систему Simulink Real-Time, необходимо установить программное обеспечение Simulink Real-Time. Вы также должны иметь многоядерную целевую систему, поддерживаемую продуктом Simulink Real-Time.
Развертывание на встраиваемом процессоре под управлением Linux и VxWork^® операционные системы требуют Embedded Coder^® продукт.

Поддерживаемые гетерогенные цели

В дополнение к многоядерным целям Simulink также поддерживает создание и загрузку разделов явно секционированной модели в гетерогенные целевые объекты, которые содержат многоядерную цель и один или несколько программируемых полем массивов ворот (FPGA).

Выберите неоднородную архитектуру с помощью опции Целевая архитектура (Target architecture) в диалоговом окне Параллельное выполнение (Concurrent Execution) Concurrent Execution панели:

Элемент	Описание
`Sample Architecture`	Пример архитектуры, состоящей из одного центральный процессор с несколькими ядрами и двух FPGA. Можно использовать эту архитектуру для моделирования параллельного выполнения.
`Simulink Real-Time`	Simulink Real-Time, содержащая платы FPGA.
`Xilinx Zynq ZC702 evaluation kit`	Xilinx^® Zynq^® ZC702 целевого набора средств оценки.
`Xilinx Zynq ZC706 evaluation kit`	Xilinx Zynq ZC706 целевой комплект для оценки.
`Xilinx Zynq Zedboard`	Xilinx Zynq ZedBoard™ цель.
`Altera Cyclone V SoC development kit Rev. C`	Altera^® Циклон^® SoC Rev. C набор для разработки целевой.
`Altera Cyclone V SoC development kit Rev. D`	Altera Cyclone SoC Rev. D разработчик.
`Arrow SoCKit development board`	Стрела^® Цель платы разработки SoCKit.

Примечание

Для создания HDL-кода и его загрузки в FPGA требуется продукт HDL- Coder™. Можно сгенерировать HDL-код, если:

У вас есть лицензия HDL Coder
Вы создаете на базе операционных систем Windows или Linux

Вы не можете сгенерировать HDL-код в системах Macintosh.

Документация Simulink

Поддержка

Памятка переводчика

1. Если смысл перевода понятен, то лучше оставьте как есть и не придирайтесь к словам, синонимам и тому подобному. О вкусах не спорим.

2. Не дополняйте перевод комментариями “от себя”. В исправлении не должно появляться дополнительных смыслов и комментариев, отсутствующих в оригинале. Такие правки не получится интегрировать в алгоритме автоматического перевода.

3. Сохраняйте структуру оригинального текста - например, не разбивайте одно предложение на два.

4. Не имеет смысла однотипное исправление перевода какого-то термина во всех предложениях. Исправляйте только в одном месте. Когда Вашу правку одобрят, это исправление будет алгоритмически распространено и на другие части документации.

5. По иным вопросам, например если надо исправить заблокированное для перевода слово, обратитесь к редакторам через форму технической поддержки.

Документация