В этом примере показано, как выполнить верификацию модели во временной области с помощью Simulink® Проектируйте Optimization™ верификации модели. Во время верификации во временной области программное обеспечение контролирует сигнал, чтобы проверить, соответствует ли он характеристикам во временной области, таким как характеристики переходной характеристики и верхняя и нижняя амплитуды, или отслеживает опорный сигнал.
Можно также использовать блоки из библиотек Simulink и Simulink Control Design™ Model Verification для разработки сложной логики утверждения для верификации во временной и частотной областях и контроля сигналов. Можно создать симуляционные тесты для модели с помощью Verification Manager в Signal Builder.
Откройте модель Simulink.
sys = 'sldo_model1_stepblk';
open_system(sys);
Модель включает блок Step Response, который является блоком Check Step Response Characteristics из библиотеки Simulink Design Optimization Model Verification и имеет границы переходной характеристики умолчанию.
В редакторе Simulink Editor в разделе Simulation нажмите Run.
Блок утверждает несколько раз во время симуляции, потому что сигнал, с которым соединяется блок, нарушает заданные границы. Предупреждения об утверждениях появляются в MATLAB® командное окно.
Можно оптимизировать параметры модели, чтобы удовлетворить границам и исключить предупреждения об утверждениях. Смотрите Оптимизацию проекта, чтобы соответствовать требованиям Переходная характеристика (GUI).