Щелкните, чтобы просмотреть и отредактировать карту памяти FPGA.
Используйте основанные на хосте скрипты с интегрированным хозяином JTAG на целевой платформе, чтобы инициализировать реестры строения и области памяти в сгенерированном проекте. Можно также использовать его для взаимодействия со проекта во время выполнения порядка для чтения диагностической информации. Мастер JTAG может использоваться вместо или в дополнение к встраиваемому процессору на целевой платформе.
По умолчанию:
on, off
Для платформ на базе процессоров включите систему обработки. Система обработки должна быть включена при использовании Embedded Coder® для генерации встроенного программного обеспечения.
По умолчанию:
off, on
Задержка от оборудования, устанавливающего прерывание, до начала стандартной программы обработки прерывания.
По умолчанию:
0.00001
Синхроимпульс строения управляет интерфейсами регистра строения для IP-ядер поставщика в системе. Авторский Simulink® IP-ядра будут использовать параметр ниже для шины регистра строения.
По умолчанию:
50
Часы для всех сгенерированных HDL-IP-ядер на основе Simulink. Один синхроимпульс управляет всем IP и используется как для логики datapath, так и для регистра строения.
По умолчанию:
100