Можно смоделировать внешнюю память с помощью функций из пакета поддержки Vision HDL Toolbox™ для Xilinx® Zynq®-Основанное оборудование или SoC Blockset™. Оба продукта обеспечивают модели для буфера систем координат или интерфейса случайного доступа. Они оба также сопоставляют ваши порты подсистемы с физическими интерфейсами памяти AXI, когда вы генерируете HDL-код и нацеливаете плату прототипа.
Vision HDL Toolbox Support Package for Xilinx Zynq-Based Hardware предоставляет простую модель интерфейса памяти. Он не моделирует синхронизацию интерфейса. Этот уровень моделирования помогает с нацеливанием интерфейса памяти на оборудование, но поведение может отличаться между симуляцией и оборудованием. Для получения дополнительной информации смотрите Model External Memory Interfaces (Пакет поддержки Vision HDL Toolbox для оборудования на основе Xilinx Zynq).
SoC Blockset предоставляет библиотечные блоки для моделирования контроллера памяти и нескольких каналов памяти. Эта модель вычисляет и визуализирует пропускную способность памяти, количество пакетов и задержки транзакций в симуляции. Можно также смоделировать доступ к памяти от процессора как часть аппаратно-программного совместного проектирования. Используйте приложение SoC Builder, чтобы сгенерировать код для FPGA и проектов процессоров, и загрузить и запустить дизайн на плате. Вы также можете развернуть монитор AXI memory interconnect на своем FPGA, который может вернуть информацию о транзакциях памяти для отладки и визуализации в Simulink®. Этот уровень моделирования помогает вам проверить пропускную способность и требования к задержкам и позволяет моделировать несколько потребителей памяти, включая доступ к памяти процессора. Для получения дополнительной информации смотрите Транзакции памяти (SoC Blockset).
| Пакет поддержки Vision HDL Toolbox для оборудования на базе Xilinx Zynq | SoC Blockset |
|---|---|
Этот рисунок показывает часть примера Эквализация with Zynq-Based Hardware (Пакет поддержки Vision HDL Toolbox для Xilinx Zynq-Based Hardware). Блок Video Frame Buffer принимает и возвращает пиксельный потоковый интерфейс, используемый блоками Vision HDL Toolbox. Он читает и возвращает целую систему координат, когда вы устанавливаете сигнал pop равным
| Этот рисунок показывает часть эквализации Using Video Frame Buffer (SoC Blockset). Пример показов, как использовать Memory Channel и Memory Controller библиотечных блоков для моделирования буфера кадров и дополнительных потребителей памяти. Можно использовать эту модель, чтобы подтвердить, что интерфейс памяти соответствует требованиям к пропускной способности и задержкам вашего проекта. Можно измерить пропускную способность и задержку транзакций для каждого потребителя памяти и проверить измерения на соответствие общей пропускной способности, доступной из памяти. Чтобы смоделировать буфер системы координат, который поддерживает потоковый интерфейс пикселей, используемый блоками Vision HDL Toolbox, сконфигурируйте параметр Channel type блока Memory Channel следующим
|
| Пакет поддержки Vision HDL Toolbox для оборудования на базе Xilinx Zynq | SoC Blockset |
|---|---|
Этот рисунок показывает часть примера «Вращение изображений с оборудованием на основе Zynq» (пакет поддержки Vision HDL Toolbox для оборудования на основе Xilinx Zynq). Блок External Memory читает и записывает на любой адрес в памяти. В этом случае, вместо подключения потока пикселей к интерфейсу памяти, ваша пользовательская логика FPGA должна генерировать транзакции чтения и записи с определенными адресами. Чтобы использовать этот блок в ваших проектах, скопируйте его из модели примера.
| Этот рисунок показывает часть примера Random Access of External Memory (SoC Blockset). Этот проект использует Memory Controller и два блока Memory Channel для реализации интерфейса случайного доступа. В этом случае, вместо подключения потока пикселей к интерфейсу памяти, ваша пользовательская логика FPGA должна генерировать транзакции чтения и записи с определенными адресами.
|
Транзакции памяти (SoC Blockset) | модель интерфейсов внешней памяти (пакет поддержки Vision HDL Toolbox для оборудования на основе Xilinx Zynq)
