Введение

Структура цифрового PLL чрезвычайно эквивалентна тому из PLL непрерывного времени. PLL имеет следующие компоненты: детектор ошибок фазы (PED), контурный фильтр и управляемый генератор.

В случае несущей QPSK (фаза и частота) синхронизация, реализовывая контурный фильтр как цифровой P+I (пропорциональный плюс интегратор) фильтр производит PLL второго порядка. Управляемый генератор (Phase Accumulator) настраивает угол полученного сигнала QPSK через комплексное вращение.

Можно реализовать комплексное вращение с помощью множества подходов, включая прямое комплексное умножение exp(j*theta). Однако такая реализация может быть относительно дорогой в терминах оборудования (например, FPGA или ASIC) ресурсы. Альтернативный подход использует основанный на CORDIC алгоритм вращения, чтобы реализовать комплексное умножение. Этот пример использует этот подход через CORDICROTATE Fixed-Point Designer™ функция. Это приводит к приближению вращения комплекса множителя меньше, где компромисс в терминах скорости. Небольшого количества итераций CORDIC может часто быть достаточно, чтобы достигнуть хорошего цифрового ответа PLL без полной стоимости аппаратного ресурса истинного комплексного умножения.

Структура примера

Источник данных Tx

PN Sequence Generator библиотечный блок от Communications Toolbox™ является Источником данных Tx, генерируя 2-битные целочисленные символы без знака.

Модулятор QPSK

QPSK Modulator Baseband библиотечный блок от Communications Toolbox использует pi/4 смещение фазы и двоичный файл, заказывающий, чтобы вычислить подписанные 12-битные выходные значения модулятора фиксированной точки.

Повышенный косинус фильтр Tx

Raised Cosine Transmit Filter библиотечный блок от Communications Toolbox выполняет КИХ-фильтрацию квадратного корня с фактором повышающей дискретизации 8.

Ухудшения передатчика

Phase/Frequency Offset библиотечный блок от Communications Toolbox симулирует связанные ухудшения передатчика. Можно настроить Phase offset и Frequency offset значения параметров, чтобы видеть эффект на PLL Phase Error осциллограф времени и получить отображения графика рассеивания сигнала.

Канал AWGN

AWGN Channel библиотечный блок от Communications Toolbox симулирует шумный канал. Можно настроить блок Eb/No параметр, чтобы видеть эффект на PLL Phase Error осциллограф времени и получить отображения графика рассеивания сигнала.

Повышенный косинус фильтр Rx

Raised Cosine Receive Filter библиотечный блок от Communications Toolbox выполняет КИХ-фильтрацию квадратного корня с фактором субдискретизации 8.

Подсистема PLL CORDIC-Based

CORDIC-Based PLL подсистема состоит из Phase Error Detector (ПЛЕТЕНАЯ КОРЗИНКА), P+I Loop Filter, Phase Accumulator, и CORDICROTATE сформировать откорректированные комплексные выходные значения сигнала.

ОСНОВАННЫЙ НА CORDIC PLL

Детектор ошибок фазы

Phase Error Detector реализован с помощью функции MATLAB®.

Контурный фильтр P+I

P+I Loop Filter реализует PLL второго порядка. Константы цикла K1 (P усиление) и K2 (Я получаю), выведены из Normalized loop bandwidth и Damping factor параметры CORDIC-Based PLL маскированного подсистема.

Аккумулятор фазы

Phase Accumulator вычисляет угол Theta.

CORDICROTATE

Функция MATLAB CORDICROTATE вращает комплекс полученный сигнал Theta с помощью итеративного, множителя меньше, основанного на CORDIC алгоритма.

Результаты и отображения

Ошибка фазы

Используйте Phase Error блок scope времени, чтобы просмотреть изменяющийся во времени PLL Phase Error Detector выходные значения.

Графики поля точек

Используйте Before Carrier Synchronization и After Carrier Synchronization определите объем блоков, чтобы наблюдать эффекты настройки Transmitter Impairments и AWGN Channel параметры.

Экспериментирование с примером

Ухудшения передатчика

Чтобы видеть эффекты фазы передатчика и ухудшений смещения частоты, измените Phase offset и Frequency offset значения параметров, в то время как модель запускается. Установите модель StopTime к inf и используйте PLL Enable/Disable переключитесь, чтобы наблюдать изменения в переходном процессе.

Канал AWGN

Чтобы видеть эффекты шумного канала, измените Eb/No значение параметров, в то время как модель запускается. Установите модель StopTime к inf и используйте PLL Enable/Disable переключитесь, чтобы наблюдать изменения в переходном процессе.

ОСНОВАННЫЙ НА CORDIC PLL

Варьируйтесь PLL Normalized loop bandwidth и Damping factor параметры, чтобы настроить базовый P+I Loop Filter поведение, в то время как модель запускается. Установите модель StopTime к inf и используйте PLL Enable/Disable переключитесь, чтобы наблюдать изменения в переходном процессе.

Обратите внимание на то, что заблокированный фазой QPSK получает выход сигнала, содержит неоднозначность фазы. Для последующего анализа (e.g., расчеты коэффициента ошибок символа), эта неоднозначность фазы может быть разрешена с помощью одного из многих известных методов, включая известное обучение (преамбула) сигналы, различные смещения фазы демодулятора, переупорядочение созвездия, и т.д.

Выбранная библиография

Рис, Майкл, "фазовая подстройка частоты дискретного времени", цифровая связь: подход дискретного времени, приложение C, секунда. C.3, Пирсон Prentice Hall, 2008.

Andraka, Луч, "Обзор алгоритма CORDIC для основанных на FPGA компьютеров", Продолжения 1998 Шестых Международных Симпозиумов ACM/SIGDA по Программируемым пользователем вентильным матрицам, 191 - 200, 22-24 февраля 1998.

Volder, Джек Э., "тригонометрический вычислительный метод CORDIC", транзакции IRE на электронно-вычислительных машинах, Volume EC 8, 330 - 334, сентябрь 1959.