Сконфигурируйте Советы FPGA

Подготовьте свои целевые платы FPGA к развертыванию нейронной сети для глубокого обучения путем конфигурирования их, чтобы соединиться с хостом - компьютером.

Оценочная плата Xilinx Zynq-7000 ZC706

Настраивать плату:

  1. Включите шнур питания, и затем соедините хост - компьютер с платой FPGA при помощи кабеля JTAG.

  2. Задайте SW4 переключите настройки, чтобы использовать интерфейс Digilent USB-TO-JTAG.

    Источник настройкиSW4 переключатель 1SW4 переключатель 2
    'none'00
    Коннектор кабеля J310
    Интерфейс Digilent USB-TO-JTAG 01
    JTAG (управляющий выводом) Заголовок J6211

Эта диаграмма показы параметры конфигурации для Xilinx® Zynq®- 7 000 оценочных плат ZC706.

Чтобы узнать больше о конфигурации платы, см. Руководство пользователя оценочной платы Xilinx ZC706.

Комплект разработчика Intel Arria 10 SoC

Настраивать плату:

  1. Включите шнур питания, и затем соедините хост - компьютер с платой FPGA при помощи кабеля JTAG.

  2. Задайте настройки переключателя SW3.

    Бит 1Бит 2Бит 3Бит 4Бит 5Бит 6Бит 7Бит 8
    OffOnOnOnOnOffOffOff

  3. Соедините две сменных платы DDR4 с пазом плагина памяти.

Эта диаграмма показы параметры конфигурации для Intel® Arria® 10 комплектов разработчика SoC.

Чтобы узнать больше о конфигурации платы, см. руководство пользователя Arria 10 SoC Комплекта разработчика.

Xilinx Zynq UltraScale + макетная плата FPGA MPSoC ZCU102

Настраивать плату:

  1. Включите шнур питания. При использовании JTAG соедините плату FPGA с хостом - компьютером при помощи кабеля JTAG. При использовании Ethernet соедините плату FPGA с хостом - компьютером при помощи кабеля Ethernet.

  2. Сконфигурируйте SW6 switch.

    Режим начальной загрузкиКонтакты режима [3:0]SW6 Переключите положение [3:0]
    JTAG0, 0, 0, 0на, на, на, на
    QSPI320, 0, 1, 0 на, на, прочь, на
    SD1, 1, 1, 0прочь, прочь, прочь, на

    SW6 положением по умолчанию является QSPI32. Для SW6 Dip-переключатель, перемещая переключатель к ON метка 0.

    Эта диаграмма показы местоположение SW6 switch.

Эта диаграмма показы параметры конфигурации для макетной платы Xilinx Zynq UltraScale +™ MPSoC ZCU102 FPGA.

Чтобы узнать больше о настройке оборудования ZCU102, обратитесь к документации Xilinx.

Документация Deep Learning HDL Toolbox

Поддержка

Для просмотра документации необходимо авторизоваться на сайте