setModuleProperty

Класс: dlhdl.ProcessorConfig
Пакет: dlhdl

Используйте setModuleProperty метод, чтобы установить свойства модулей в dlhdl.ProcessorConfig объект

расширьте все на странице

Синтаксис

setModuleProperty(ModuleName,Name,Value)

Описание

setModuleProperty(ModuleName,Name,Value)метод устанавливает свойства модуля, упомянутого в ModuleName при помощи значений, заданных как Name,Value пары.

Входные параметры

развернуть все

dlhdl.ProcessorConfig имя объектного модуля в виде вектора символов или строки.

Аргументы name-value

Задайте дополнительные разделенные запятой пары Name,Value аргументы. Name имя аргумента и Value соответствующее значение. Name должен появиться в кавычках. Вы можете задать несколько аргументов в виде пар имен и значений в любом порядке, например: Name1, Value1, ..., NameN, ValueN.

Пример:
conv параметры модуля

развернуть все

Используйте этот параметр, чтобы управлять генерацией модуля свертки как часть настройки процессора глубокого обучения.

Пример: 'ModuleGeneration', 'on'

Используйте этот параметр, чтобы управлять генерацией блока LRN как часть модуля свертки настройки процессора глубокого обучения.

Пример: 'LRNBlockGeneration', 'on'

Этот параметр является количеством параллельных 3х3 потоков ядра свертки, которые являются частью conv модуль в dlhdl.ProcessorConfig объект.

Пример: 'ConvThreadNumber', 64

Этот параметр является 3D матричным входным размером изображения представления, ограниченным conv модуль размер BRAM в dlhdl.ProcessorConfig объект.

Пример: 'InputMemorySize', [227 227 3]

Этот параметр является 3D матрицей, представляющей размер выходного изображения, ограниченный conv модуль размер BRAM в dlhdl.ProcessorConfig объект.

Пример: 'OutputMemorySize', [227 227 3]

Этот параметр является положительным целым числом, представляющим максимальный размер элемента ввода и вывода как часть conv модуль в dlhdl.ProcessorConfig объект.

Пример: 'FeatureSizeLimit', 512

fc параметры модуля

развернуть все

Используйте этот параметр, чтобы управлять генерацией полностью связанного модуля как часть настройки процессора глубокого обучения.

Пример: 'ModuleGeneration', 'on'

Используйте этот параметр, чтобы управлять генерацией блока Softmax как часть полностью связанного модуля настройки процессора глубокого обучения. Когда вы устанавливаете это свойство на off, слой Softmax все еще реализован в программном обеспечении.

Пример: 'SoftmaxBlockGeneration', 'on'

Этот параметр является количеством параллельных потоков MAC ФК, которые являются частью fc модуль в dlhdl.ProcessorConfig объект.

Пример: 'FCThreadNumber', 16

Этот параметр является беззнаковым целым, представляющим кэш размер BRAM, ограниченный fc модуль размер BRAM в dlhdl.ProcessorConfig объект.

Пример: 'InputMemorySize', 9216

Этот параметр является беззнаковым целым, представляющим кэш размер BRAM, ограниченный fc модуль размер BRAM в dlhdl.ProcessorConfig объект.

Пример: 'OutputMemorySize', 4096

adder свойства модуля

развернуть все

Используйте этот параметр, чтобы управлять генерацией модуля сумматора как часть настройки процессора глубокого обучения.

Пример: 'ModuleGeneration', 'on'

Этот параметр является беззнаковым целым, представляющим кэш размер BRAM, ограниченный adder модуль размер BRAM в dlhdl.ProcessorConfig объект.

Пример: 'InputMemorySize', 40

Этот параметр является беззнаковым целым, представляющим кэш размер BRAM, ограниченный adder модуль размер BRAM в dlhdl.ProcessorConfig объект.

Пример: 'OutputMemorySize', 40

Примеры

развернуть все

  1. Создайте объект в качестве примера при помощи dlhdl.ProcessorConfig класс, и затем использует setModuleProperty метод, чтобы установить значение для convThreadNumber.

    hPC = dlhdl.ProcessorConfig;
hPC.setModuleProperty("conv","ConvThreadNumber",25)
hPC

  2. Если вы выполняете код, результат:

    hPC = 

                    Processing Module "conv"
                            ModuleGeneration: 'on'
                          LRNBlockGeneration: 'on'
                 SegmentationBlockGeneration: 'on'
                            ConvThreadNumber: 25
                             InputMemorySize: [227 227 3]
                            OutputMemorySize: [227 227 3]
                            FeatureSizeLimit: 2048

                      Processing Module "fc"
                            ModuleGeneration: 'on'
                      SoftmaxBlockGeneration: 'off'
                              FCThreadNumber: 4
                             InputMemorySize: 25088
                            OutputMemorySize: 4096

                   Processing Module "adder"
                            ModuleGeneration: 'on'
                             InputMemorySize: 40
                            OutputMemorySize: 40

              Processor Top Level Properties
                              RunTimeControl: 'register'
                          InputDataInterface: 'External Memory'
                         OutputDataInterface: 'External Memory'
                           ProcessorDataType: 'single'

                     System Level Properties
                              TargetPlatform: 'Xilinx Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit'
                             TargetFrequency: 200
                               SynthesisTool: 'Xilinx Vivado'
                             ReferenceDesign: 'AXI-Stream DDR Memory Access : 3-AXIM'
                     SynthesisToolChipFamily: 'Zynq UltraScale+'
                     SynthesisToolDeviceName: 'xczu9eg-ffvb1156-2-e'
                    SynthesisToolPackageName: ''
                     SynthesisToolSpeedValue: ''

  1. Создайте объект в качестве примера при помощи dlhdl.ProcessorConfig класс, и затем использует setModuleProperty метод, чтобы установить значение для InputMemorySize.

    hPC = dlhdl.ProcessorConfig;
hPC.setModuleProperty("fc","InputMemorySize",25060)
hPC

  2. Если вы выполняете код, результат:

    hPC = 

                    Processing Module "conv"
                            ModuleGeneration: 'on'
                          LRNBlockGeneration: 'on'
                 SegmentationBlockGeneration: 'on'
                            ConvThreadNumber: 16
                             InputMemorySize: [227 227 3]
                            OutputMemorySize: [227 227 3]
                            FeatureSizeLimit: 2048

                      Processing Module "fc"
                            ModuleGeneration: 'on'
                      SoftmaxBlockGeneration: 'off'
                              FCThreadNumber: 4
                             InputMemorySize: 25060
                            OutputMemorySize: 4096

                   Processing Module "adder"
                            ModuleGeneration: 'on'
                             InputMemorySize: 40
                            OutputMemorySize: 40

              Processor Top Level Properties
                              RunTimeControl: 'register'
                          InputDataInterface: 'External Memory'
                         OutputDataInterface: 'External Memory'
                           ProcessorDataType: 'single'

                     System Level Properties
                              TargetPlatform: 'Xilinx Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit'
                             TargetFrequency: 200
                               SynthesisTool: 'Xilinx Vivado'
                             ReferenceDesign: 'AXI-Stream DDR Memory Access : 3-AXIM'
                     SynthesisToolChipFamily: 'Zynq UltraScale+'
                     SynthesisToolDeviceName: 'xczu9eg-ffvb1156-2-e'
                    SynthesisToolPackageName: ''
                     SynthesisToolSpeedValue: ''

  1. Создайте объект в качестве примера при помощи dlhdl.ProcessorConfig класс, и затем использует setModuleProperty метод, чтобы установить значение для InputMemorySize.

    hPC = dlhdl.ProcessorConfig;
hPC.setModuleProperty("adder","InputMemorySize",80)
hPC

  2. Если вы выполняете код, результат:

    hPC = 

                    Processing Module "conv"
                            ModuleGeneration: 'on'
                          LRNBlockGeneration: 'on'
                 SegmentationBlockGeneration: 'on'
                            ConvThreadNumber: 16
                             InputMemorySize: [227 227 3]
                            OutputMemorySize: [227 227 3]
                            FeatureSizeLimit: 2048

                      Processing Module "fc"
                            ModuleGeneration: 'on'
                      SoftmaxBlockGeneration: 'off'
                              FCThreadNumber: 4
                             InputMemorySize: 25088
                            OutputMemorySize: 4096

                   Processing Module "adder"
                            ModuleGeneration: 'on'
                             InputMemorySize: 80
                            OutputMemorySize: 40

              Processor Top Level Properties
                              RunTimeControl: 'register'
                          InputDataInterface: 'External Memory'
                         OutputDataInterface: 'External Memory'
                           ProcessorDataType: 'single'

                     System Level Properties
                              TargetPlatform: 'Xilinx Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit'
                             TargetFrequency: 200
                               SynthesisTool: 'Xilinx Vivado'
                             ReferenceDesign: 'AXI-Stream DDR Memory Access : 3-AXIM'
                     SynthesisToolChipFamily: 'Zynq UltraScale+'
                     SynthesisToolDeviceName: 'xczu9eg-ffvb1156-2-e'
                    SynthesisToolPackageName: ''
                     SynthesisToolSpeedValue: ''

  1. Создайте объект в качестве примера при помощи dlhdl.ProcessorConfig класс, и затем использует setModuleProperty метод, чтобы установить значение для ModuleGeneration.

    hPC = dlhdl.ProcessorConfig;
hPC.setModuleProperty("conv","ModuleGeneration", "off")
hPC

  2. Если вы выполняете код, результат:

    hPC = 

                    Processing Module "conv"
                            ModuleGeneration: 'off'

                      Processing Module "fc"
                            ModuleGeneration: 'on'
                      SoftmaxBlockGeneration: 'off'
                              FCThreadNumber: 4
                             InputMemorySize: 25088
                            OutputMemorySize: 4096

                   Processing Module "adder"
                            ModuleGeneration: 'on'
                             InputMemorySize: 40
                            OutputMemorySize: 40

              Processor Top Level Properties
                              RunTimeControl: 'register'
                          InputDataInterface: 'External Memory'
                         OutputDataInterface: 'External Memory'
                           ProcessorDataType: 'single'

                     System Level Properties
                              TargetPlatform: 'Xilinx Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit'
                             TargetFrequency: 200
                               SynthesisTool: 'Xilinx Vivado'
                             ReferenceDesign: 'AXI-Stream DDR Memory Access : 3-AXIM'
                     SynthesisToolChipFamily: 'Zynq UltraScale+'
                     SynthesisToolDeviceName: 'xczu9eg-ffvb1156-2-e'
                    SynthesisToolPackageName: ''
                     SynthesisToolSpeedValue: ''

Смотрите также

| | |

Темы

Введенный в R2020b

Документация Deep Learning HDL Toolbox

Поддержка

Для просмотра документации необходимо авторизоваться на сайте