CORDIC является акронимом для Координатного Компьютера Вращения. Основанный на вращении алгоритм CORDIC Givens является одним из самых эффективных оборудованием алгоритмов, доступных, потому что это требует только итеративных операций shift-add (см. Ссылки). Алгоритм CORDIC избавляет от необходимости явные множители.

Блок Real Divide HDL Optimized поддерживает генерацию HDL-кода для данных фиксированной точки с масштабированием двоичной точки. Это спроектировано с этим приложением в памяти и использует оборудование определенная семантика и оптимизация. Одна из этой оптимизации конвейерно обрабатывает свою целую внутреннюю схему, чтобы обеспечить очень высокую пропускную способность.

При развертывании сложных алгоритмов в FPGA или устройства ASIC, часто существует компромисс между использованием ресурсов и общей пропускной способностью для данного расчета. Разделение ресурсов часто уменьшает ресурсы, использованные проектом, но также и уменьшает пропускную способность в процессе. Простые арифметические и тригонометрические расчеты, которые обычно являются частями больших расчетов, требуют высокой пропускной способности к управляющим схемам далее в проекте. Таким образом полностью конвейерные реализации используют ресурсы более на чипе, но выгодны в больших проектах.

Все ключевые вычислительные модули в блоке Real Divide HDL Optimized являются полностью конвейерными внутренне. Это включает не, только схема CORDIC раньше выполняла вращения Givens, но также и сумматоры и переключатели, используемые в другом месте в проекте, таким образом гарантируя максимальную пропускную способность.

Из-за его полностью конвейерного характера блок Real Divide HDL Optimized может принять входные данные на любом цикле, включая последовательные циклы. Чтобы отправить входные данные в блок, сигнал validIn должен быть верным. Когда блок закончит расчет и будет готов отправить выход, это изменит validOut в истину для одного такта. Для входных параметров, отправленных на последовательных циклах, validOut будет также установлен в истину на последовательных циклах. И числитель и знаменатель должны быть отправлены вместе на том же цикле.

Поскольку фиксированная точка вводит num и den, блок Real Divide HDL Optimized переносится на переполнении для деления на нуль. Поведение для деления на нуль фиксированной точки получено в итоге в приведенной ниже таблице.

Для входных параметров с плавающей точкой блок Real Divide HDL Optimized следует за IEEE^® Стандартные 754.