Можно настроить имена порта и установить атрибуты внешнего компонента, когда вы генерируете интерфейс от следующих блоков:
Model с реализацией черного квадрата
Subsystem с реализацией черного квадрата
HDL Cosimulation
Откройте диалоговое окно HDL Block Properties, чтобы видеть интерфейсные параметры генерации.
Следующая таблица обобщает имена, настройки значения и цель интерфейсных параметров генерации.
Примечание
Вы не можете задать сигналы тактовой частоты, сбросы и сигналы разрешения действии по сигналу тактовой частоты явным образом в вашем Simulink® модель при помощи AddClockEnablePort, AddClockPort и параметров AddResetPort. Вместо этого используйте эти параметры, чтобы добавить часы, сбросьте, или часы включают порт в сгенерированном HDL-коде.
| 'ParameterName' | Значения | Описание |
|---|---|---|
| AddClockEnablePort |
Значение по умолчанию: | Если on, добавьте, что часы включают входной порт к интерфейсу, сгенерированному для блока. Имя порта задано ClockEnableInputPort. |
| AddClockPort |
Значение по умолчанию: | Если on, добавьте входной порт часов в интерфейс, сгенерированный для блока. Имя порта задано ClockInputPort. |
| AddResetPort |
Значение по умолчанию: | Если on, добавьте входной порт сброса в интерфейс, сгенерированный для блока. Имя порта задано ResetInputPort. |
| AllowDistributedPipelining |
Значение по умолчанию: | Если on, позвольте HDL Coder™ перемещать регистры через блок от входа, чтобы вывести или вывести, чтобы ввести. |
| ClockEnableInputPort | Значение по умолчанию: | Указывает, что имя HDL для часов блока включает входной порт. |
| ClockInputPort | Значение по умолчанию: | Задает имя HDL для входного сигнала часов блока. |
| ConstrainedOutputPipeline | Значение по умолчанию: 0 | Задает количество задержек, которые вы хотите, чтобы генератор кода вставил при выходе интерфейса путем перераспределения существующих задержек проекта. |
| EntityName | Значение по умолчанию: строка имени Сущности выведена из имени блока и изменена при необходимости, чтобы сгенерировать легальный VHDL® имя сущности. | Задает VHDL |
| GenericList | Передайте переменную массива ячеек, которая содержит массивы ячеек каждый с двумя или тремя строками, или введите массив ячеек массивов ячеек, что каждый содержит две или три строки. Строки представляют имя, значение и тип дополнительных данных VHDL Значение по умолчанию: 'none' | Задает список VHDL Например, в диалоговом окне HDL Block Properties, введите Установить
Если типом данных является
|
| ImplementationLatency | - 1 | 0 | положительное целое число Значение по умолчанию:-1 | Задает дополнительную задержку внешнего компонента во временных шагах, относительно блока Simulink. Если 0 или больше, это значение используется для балансировки задержки. Ваши вводы и выводы должны действовать на том же уровне. Если-1, задержка неизвестна. Это отключает балансировку задержки. |
| InlineConfigurations (Только VHDL) |
Значение по умолчанию: Если этот параметр не задан, значения по умолчанию к значению глобального | Если off, подавите генерацию настройки для блока и потребуйте предоставленной пользователями внешней настройки. |
| InputPipeline | Значение по умолчанию: 0 | Задает количество входных настроек канала связи (глубина трубопровода) в сгенерированном коде. |
| OutputPipeline | Значение по умолчанию: 0 | Задает количество выходных настроек канала связи (глубина трубопровода) в сгенерированном коде. |
| ResetInputPort | Значение по умолчанию: | Задает имя HDL для входа сброса блока. |
| VHDLArchitectureName (Только VHDL) | Значение по умолчанию: | Задает имя архитектуры RTL, сгенерированное для блока. Имя архитектуры сгенерировано, только если InlineConfigurations является on. |
| VHDLComponentLibrary (Только VHDL) | Значение по умолчанию: | Задает библиотеку, от которой можно загрузить компонент VHDL. |