Документация

Verilog: The order of module port decalarations and instance port connections lists should be same as the order in the module port map.

HDL Coder сохраняет порядок объявлений порта модуля и подключений порта экземпляра, когда они появляются в исходном Simulink^® DUT.

Никакое действие не требуется.

Verilog/VHDL: Define only one port or signal per line in I/O, reg, and wire declaration.

HDL Coder выполняет это правило.

Никакое действие не требуется.

Verilog/VHDL: Multiple assignments should not be made in one line.

Сгенерированный HDL-код содержит несколько присвоений в одной линии или линиях, больше, чем символы N. У вас есть имя или идентификатор в вашем первоначальном проекте, который содержит больше, чем символы N.

Сократите имена в своем проекте, которые более длинны, чем символы N.

Можно также настроить N при помощи LineLength свойство HDL, кодирующего стандартный объект индивидуальной настройки.

HDL Coder сворачивает длинные линии в проекте только, насколько синтаксис HDL-кода не повреждается.

Verilog/VHDL: The maximum number of characters in one line should not be more than N.

Verilog: Generic should be used in conditional expression of if generate statement.

HDL Coder не генерирует, если - генерируют операторы, но может сгенерировать для - генерируют операторы в сгенерированном HDL-коде.

Никакое действие не требуется.

Verilog: Define macros should be read using include files. Include files must be specified with more than 1 level higher relative path.

HDL Coder не генерирует макросы в HDL-коде.

Никакое действие не требуется.

Verilog: Text macros should not be nested, and constants should be defined using parameters only.

HDL Coder не генерирует макросы в HDL-коде.

Никакое действие не требуется.

Verilog/VHDL: Port/Generic connections in instantiations must be made by named association rather than position association.

HDL Coder сохраняет ассоциацию портов, так, чтобы это выполнило это правило.

Никакое действие не требуется.

Verilog: Bit-width of the component port and its connected net must match.

HDL Coder осуществляет тип и соответствие битной ширины, так, чтобы это выполнило это правило.

Никакое действие не требуется.

VHDL: Do not use entity instantiation in the design.

HDL Coder не использует инстанцирование сущности в проекте. Сгенерированный HDL-код является типовым и допускающим повторное использование.

Никакое действие не требуется.

Verilog/VHDL: Non-integer type used in the declaration of a generic may be unsynthesizable.

Сгенерированный HDL-код содержит тип данных нецелого числа.

Если у вас есть типы данных с плавающей точкой в вашем проекте, можно сопоставить их с собственным компонентом HDL Coder библиотеки с плавающей точкой так, чтобы сгенерированный код не использовал типы данных с плавающей точкой.

В качестве альтернативы измените свой проект так, чтобы он не использовал типы данных с плавающей точкой.

Можно отключить эту проверку правила при помощи NonIntegerTypes свойство HDL, кодирующего стандартный объект индивидуальной настройки.

Verilog: Do not use defparam statements.

HDL Coder выполняет это правило.

Никакое действие не требуется.

Verilog/VHDL: Internal clocks and aynschronous sets/resets must be controllable from external pins.

В сгенерированном HDL-коде можно управлять часами от внешних контактов. Если вы имеете триггируемую подсистему и включаете TriggerAsClock, затем триггерный сигнал становится сигналом часов, что можно управлять от внешних контактов.

Поскольку сброс сигнализирует, что вы моделируете в Simulink, сгенерированный код VHDL может иметь порт загрузки, который является первичным входным параметром в сгенерированном коде.

Чтобы избежать этого нарушения правила, отключите TriggerAsClock.

Verilog/VHDL: Do not connect the outputs of a black box to clock, reset, or tristate enable pins.

HDL Coder соединяет пакет часов с сущностью или черным ящиком и не изменяет его, таким образом, сгенерированный код выполняет это правило.

Никакое действие не требуется.

Verilog/VHDL: A clock must not be connected to the D input of a flip-flop.

HDL Coder не использует часы в качестве данных.

Никакое действие не требуется.

Verilog/VHDL: Do not mix clock and reset lines.

HDL Coder соединяет пакет часов с сущностью или черным ящиком и не изменяет его, таким образом, сгенерированный код выполняет это правило.

Никакое действие не требуется.