Используйте основанное на JTAG ведущее устройство MATLAB® AXI, чтобы получить доступ к памяти, соединенной с FPGA. В FPGA существует контроллер памяти DDR Xilinx®, и контроллер BRAM существуют для доступа к памятям DDR и BRAM, соответственно. Эти контроллеры памяти обеспечивают ведомый интерфейс AXI4 для записи и операций чтения другими компонентами в FPGA. Основанная на JTAG ведущая функция AXI MATLAB обеспечивает основной компонент AXI, который можно использовать, чтобы получить доступ к любому ведомому дюйм/с AXI в FPGA. Этот пример демонстрирует, как интегрировать MATLAB как Ведущий IP AXI в проект Xilinx Vivado® и как записать и считать данные из памяти DDR и BRAM с помощью MATLAB. Этот пример симулирует проект с помощью средства моделирования Vivado и затем программирует FPGA и выполняет запись и операции чтения от консоли MATLAB.

Использует HDL Verifier™ Ethernet MATLAB®, когда Ведущий IP AXI, чтобы получить доступ к продукту HDL Coder™ сгенерировал регистры. MATLAB ведущее устройство AXI обеспечивает доступ к регистрам FPGA из MATLAB непосредственно.