Описание

Блок To VCD File генерирует файл VCD, который регистрирует изменения в его входных портах. Можно использовать файлы VCD во время верификации проекта этими способами:

Можно задать следующие параметры:

Файлы VCD могут стать большими для больших проектов или маленьких проектов с долгими запусками симуляции. Максимальное количество сигналов, поддержанных в сгенерированном файле VCD, равняется 94³ (830,584).

Можно использовать блок To VCD File в моделях, запускающихся в нормальном, акселераторе или быстрых режимах симуляции акселератора. Параметры To VCD File не являются настраиваемыми ни в одном из режимов симуляции. Для получения дополнительной информации об этих режимах, смотрите Как Ускоряющая работа Режимов (Simulink).

Блок To VCD File интегрирован в менеджера по Средствам просмотра и Генераторам Simulink. Когда вы добавляете блок VCD в модель с помощью менеджера, имя сигнала, которое появляется в файле VCD, не может быть тем, которое вы задали. После симуляции, открытой файл VCD и проверка имя сигнала. Если вы не можете найти имя сигнала, вы задали, ищите автоматическое имя сигнала, такое как In_1. Когда вы используете блок VCD непосредственно из библиотеки HDL Verifier™, имена сигнала соответствуют правильно.

$date
23-Sep-2003 14:38:11
$end

$version HDL Verifier version 1.0 $ end

$timescale 1 ns $ end

$scope module manchestermodel $end

$var wire 1 ! Original Data [0] $end
$var wire 1 " Recovered Clock [0] $end
$var wire 1 # Recovered Data [0] $end
$var wire 1 $ Data Validity [0] $end

$upscope $end

$enddefinitions $end

#0

$dumpvars
 0!
 0"
 0#
 0$
$end

#630
 1!

.
.
.
#1160
 1#
 1$

$dumpoff
 x!
 x"
 x#
 x$
$end