Эта модель сравнивает ADC РСА и эквивалентную идеальную модель ADC. Чтобы масштабировать целочисленный выход ADC РСА, чтобы совпадать с выходом с плавающей точкой идеального ADC, используйте выходное усиление и возместите. Для сравнения, чтобы быть допустимым, и ADCs должен произвести их входные параметры и затем обеспечить их выходные параметры одновременно.

Идеальная модель ADC состоит из блока Quantizer, блока насыщения и блока Zero-Order Hold. Интервал квантования собирается быть 1 LSB ADC РСА. Пределы блока насыщения совпадают с параметром Входного диапазона ADC РСА, [-Vref Vref] / 2. Нулевой Порядок Содержит и и Выборка и Содержит выборку блоков в Фс, хотя они делают так в differnt времена.

SAR ADC выходные параметры 16-битное целое число без знака. Минимальное значение выхода конвертера 0, и максимальное значение 2^ NBits - 1. Это меньше максимального значения целого числа, пока целое число имеет больше битов, чем конвертер. Результаты Смещения и Шкалы с блоками Вольт масштабируют бывшее целое число на ту же область значений как вход конвертера и выход идеального ADC -Vref / 2 по умолчанию к Vref / 2.

model = 'SARIdealCompare';
open_system(model);

Блок Time Scope показывает различие между этими двумя выходными параметрами слева и самими этими двумя выходными параметрами справа.

open_system([model '/Time Scope']);
sim(model);

Блок Spectrum Analyzer показывает спектры этих двух выходных параметров.

close_system([model '/Time Scope']);
open_system([model '/Spectrum Analyzer']);
sim(model);

Можно заменить ADC Flash ADC РСА в этой модели, чтобы измерить ее уровень.