Реализуйте зарегистрированный интерфейс DDR2 для верификации постразмещения или предварительного анализа топологии.
Это освободило буфер, архитектурный набор целостности сигнала DDR2 включает все сети передачи, синхронизируя модели, уровни обработки формы волны и типовые модели для освободившего буфер интерфейса DDR2. Это включает типовые буферные модели для контроллера DDR2 и SDRAM, наряду с полностью функциональными моделями синхронизации и полными уровнями обработки формы волны. Можно изменить набор, чтобы совпадать точной реализацией. Затем выполните полный анализ пробела решения перед размещением и/или полную верификацию постразмещения по качеству формы волны и полям синхронизации.
Откройте освободивший буфер набор DDR2 в приложении Parallel Link Designer с помощью openSignalIntegrityKit функция.
openSignalIntegrityKit("DDR2_UBuff");
Для получения дополнительной информации об освободившем буфер архитектурном наборе целостности сигнала DDR2, включая блок-схемы, конфигурации системы, сети передачи и библиотеки, наряду с инструкциями относительно того, как настроить набор для определенной реализации, отсылают к документу DDR2_Unbuffered.pdf, который присоединен к этому примеру как к вспомогательному файлу.