Check Static Upper Bound

Проверяйте, что сигнал меньше (или опционально равняйтесь), статическая верхняя граница

расширьте все на странице
  • Библиотека:

  • Simulink / Model Verification

    HDL Coder / Model Verification

  • Check Static Upper Bound block

Описание

Проверки блока Check Static Upper Bound, если входной сигнал меньше (или опционально равняются) заданная нижняя граница на каждом временном шаге и выполняют утверждение после сравнения. Параметр Upper bound задает верхнюю границу. Если входной сигнал меньше верхней границы, утверждением является true (1) и блок ничего не делает. В противном случае блок останавливает симуляцию и возвращает сообщение об ошибке по умолчанию.

Входной сигнал и связанный может быть скалярами, векторами или матрицами. Вход и связанное должны быть совпадающим типом данных. Блок сравнивает значение входа к связанному по-другому в зависимости от сигнала.

  • При сравнении скаляров с векторами или матрицами, блок сравнивает скаляр с каждым элементом нескалярного входного сигнала или связанный.

  • При сравнении сигнала вектора или матрицы с верхней границей вектора или матрицы блок сравнивает входной сигнал со связанным поэлементно.

  • Для моделей с входным сигналом и связанный, которые являются оба векторами или матрицами, входной сигнал и связанный должен иметь те же размерности.

Порты

Входной параметр

развернуть все

Входной сигнал, проверяемый по верхней границе, задан параметром Upper bound.

Типы данных: half | single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated

Вывод

развернуть все

Выходной сигнал, который является true (1) если утверждение успешно выполняется и false (0) если утверждение перестало работать. Если, в окне Configuration Parameters, в разделе Math and Data Types, под Advanced parameters, вы выбираете Implement logic signals as Boolean data, то типом выходных данных является Boolean. В противном случае типом данных сигнала является double.

Зависимости

Чтобы включить этот выходной порт, установите флажок параметра Output assertion signal.

Типы данных: double | Boolean

Параметры

развернуть все

Задайте верхнюю границу на области значений амплитуд, которые может иметь входной сигнал.

Программируемое использование

Параметр: max
Ввод: символьный вектор
Значения: scalar | vector | matrix
Значение по умолчанию: '0'

Установите этот флажок, чтобы заставить область значений допустимых входных амплитуд включать верхнюю границу.

Программируемое использование

Параметр: max_included
Ввод: символьный вектор
Значения: 'on' | 'off'
Значение по умолчанию: 'on'

Очистка этого параметра отключает блок и заставляет модель вести себя, как будто блок не существует. Чтобы включить или отключить все блоки верификации, независимо от установки этой опции, переходят к окну Configuration Parameters, нажимают Diagnostics> Data Validity, расширяют раздел Advanced parameters и устанавливают Model Verification block enabling на Enable all или Disable all.

Программируемое использование

Параметр: enabled
Ввод: символьный вектор
Значения: 'on' | 'off'
Значение по умолчанию: 'on'

Задайте MATLAB® выражение, чтобы оценить, когда утверждение перестало работать. Поскольку выражение выполнено в рабочем пространстве MATLAB, задайте все переменные, используемые в выражении в той рабочей области.

Зависимости

Чтобы включить этот параметр, выберите параметр Enable assertion.

Программируемое использование

Параметр: callback
Ввод: символьный вектор
Значения: Выражение MATLAB
Значение по умолчанию: ''

Выберите этот параметр, чтобы остановить симуляцию, когда проверка перестанет работать. Очистите этот параметр, чтобы вывести предупреждение и продолжить симуляцию.

Программируемое использование

Параметр: stopWhenAssertionFail
Ввод: символьный вектор
Значения: 'on' | 'off'
Значение по умолчанию: 'on'

Выберите этот параметр, чтобы включить выходной порт.

Программируемое использование

Параметр: export
Ввод: символьный вектор
Значения: 'on' | 'off'
Значение по умолчанию: 'off'

Задайте стиль значка блока. graphic опция отображает графическое представление условия утверждения на значке. text опция отображает математическое выражение, которое представляет условие утверждения.

Программируемое использование

Параметр: icon
Ввод: символьный вектор
Значения: 'graphic' | 'text'
Значение по умолчанию: 'graphic'

Примеры модели

Check Signal Upper Bound with Check Static Upper Bound Block

Проверяйте верхнюю границу сигнала с проверкой статический блок верхней границы

Эта модель использует блок Check Static Upper Bound, чтобы определить верхнюю границу входной синусоиды.

Открытая модель
View Model Verification Blocks in Verification Manager

Просмотрите блоки Model Verification в менеджере по верификации

Эта модель содержит блок Signal Builder, который кормит пятью тестовыми сигналами блоки Model Verification. Первые четыре сигнала соединяются непосредственно, чтобы Проверять Статические блоки Верхней границы.

Характеристики блока

Типы данных

Boolean | double | enumerated | fixed point | half | integer | single

Прямое сквозное соединение

no

Многомерные сигналы

yes

Сигналы переменного размера

no

Обнаружение пересечения нулем

no

Расширенные возможности

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

| | |

Представлено до R2006a

Документация Simulink

Поддержка

Для просмотра документации необходимо авторизоваться на сайте