Этот пример показывает то, что происходит, когда синусоида подана в активированную подсистему. После выполнения симуляции осциллограф показывает три графика.

Первый из этих графиков показывает исходную синусоиду и абсолютное значение исходной синусоиды, возмещенной два. Абсолютное значение синусоиды показывают только, когда подсистема включена. Это находится между 0 и 2,5 секундами, и между 5 и 7,5 секундами. Когда подсистема не включена, выход подсистемы сбрасывается к 0. Значение 0 определяется начальным условием выходного порта. Вы видите, когда подсистема включена путем рассмотрения второго графика. Значение 1 указывает, что включено.

Второй график показывает исходное значение разрешать сигнала. Когда сигнал находится к верхней части графика, подсистема, связанная с первым графиком, включена. Когда сигнал находится к нижней части графика, подсистема, связанная с третьим графиком, включена. Различие в том, когда подсистемы включены, вызывается логическим блоком NOT.

Третий график показывает исходную синусоиду, и насыщение ограничило синусоиду, возмещенную два. Влажное значение синусоиды показывают только, когда подсистема включена. Это находится между 2,5 и 5 секундами, и между 7,5 и 10 секундами.