Test Condition

Ограничьте значения сигналов в тестах

  • Библиотека:
  • Simulink Design Verifier / Цели и Ограничения

  • Test Condition block

Описание

Блок Test Condition задает условия испытания для сигналов в моделях, которые действуют в режиме генерации тестов. (См. то, Что Генерация Теста?). Используйте параметр Values, чтобы задать ограничения на значения сигналов. Блок применяет заданный параметр Values к своему входному сигналу и пытается произвести тесты.

Можно использовать блок для:

  • Включите или отключите условие.

  • Задайте, должен ли блок отобразить свой параметр Values в Simulink® Редактор.

  • Задайте, должен ли блок отобразить свой выходной порт.

Когда вы генерируете код с помощью Simulink и Simulink Coder™, блок Test Condition проигнорирован. Блок Test Condition не изменяет сигнал во время симуляции модели, и только использует сигнал сгенерировать условия испытания.

Порты

Входной параметр

развернуть все

Блок Test Condition принимает сигналы всех встроенных типов данных, поддержанных программным обеспечением Simulink. Для получения дополнительной информации о поддерживаемых типах данных, смотрите Типы данных, Поддержанные Simulink. Блок не поддерживает комплексные входные сигналы.

Типы данных: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | bus

Вывод

развернуть все

Блок Test Condition возвращает сигналы всех встроенных типов данных, поддержанных программным обеспечением Simulink. Для получения дополнительной информации о поддерживаемых типах данных, смотрите Типы данных, Поддержанные Simulink.

Типы данных: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | bus

Зависимости

Чтобы включить этот порт, выберите Pass through style (show Outport).

Параметры

развернуть все

Выберите этот параметр, чтобы сгенерировать тесты для модели. Очистка этой опции отключает блок. Если эта опция очищена, блок появляется, потускнел в Редакторе Simulink.

Задайте, ведет ли блок себя как блок Test Condition или Proof Assumption. Выберите Assumption преобразовать блок Test Condition в блок Proof Assumption.

Используйте параметр Values, чтобы ограничить значения сигналов в тестах. Задайте любую комбинацию скаляров и интервалов в форме MATLAB® cellArray. Для получения дополнительной информации смотрите, Задают Ограничительные Значения для Параметров в Файлах кода MATLAB.

В качестве альтернативы можно задать скалярные значения с помощью Sldv.Point конструктор, который принимает одно значение как его аргумент. Можно также задать интервалы с помощью Sldv.Interval конструктор, который требует двух входных параметров, один для нижней границы и один для верхней границы для интервала.

Например, параметр Values

{0, [1, 3]}

задает:

  • 0 — Скаляр

  • [1, 3] — Закрытый интервал

Параметр Values

{Sldv.Interval(0, 1, '[)'), Sldv.Point(1)}

задает:

  • Sldv.Interval(0, 1, '[)') — Правильно-открытый интервал [0, 1)

  • Sldv.Point(1) — Скаляр

Если вы задаете несколько скаляров и интервалов для блока Test Condition, программное обеспечение Simulink Design Verifier™ комбинирует их использующий логическую операцию OR при генерации тестов. Следовательно, программное обеспечение полагает, что целое условие испытания удовлетворено, удовлетворяют ли какому-либо одному скаляру или интервалу.

В одном скаляре или интервале, условие испытания сгенерировано с логической операцией И. В этом случае все сигналы должны удовлетворить ограничениям для входа, чтобы удовлетворить условию.

Например, рассмотрите двумерный открытый интервал:

Sldv.Interval([-5 -5],[5 2],'()')

Нулевой векторный [0 0] удовлетворяет условию, потому что нулевыми элементами является в интервалах -5 к 5 и -5 к 2.

Векторный [0 3] не удовлетворяет условию, потому что второй элемент 3 выходит за пределы интервала -5 к 2.

Задайте, отображает ли блок содержимое своего параметра Values в Редакторе Simulink.

Если выбрано, блок отображает свой выходной порт, который позволяет входному сигналу передавать до блока выход. Если не выбранный, блок скрывает свой выходной порт и отключает входной сигнал.

Пример: следующая графика иллюстрирует внешний вид блока в каждом случае.

Pass through style: Selected

Pass through style: Cleared

Представленный в R2007a