Функции для верификации компонента

Simulink® Программное обеспечение Design Verifier™ обеспечивает несколько функций, которые упрощают задачи, сопоставленные с верификацией компонента.

ФункцияЗадача
sldvlogsignals

Симулируйте модель Simulink и регистрируйте входные сигналы к блоку Model в модели. Если вы изменяете тесты в модели тестовой обвязки Signal Builder, используйте этот подход для логгирования входных сигналов к самой модели тестовой обвязки.

sldvmakeharness

Создайте модель тестовой обвязки для компонента, с помощью регистрируемых входных сигналов, если задано, или с помощью сигналов по умолчанию.

Для получения дополнительной информации о моделях тестовой обвязки, смотрите Модели тестовой обвязки Simulink Design Verifier.

sldvmergeharness

Объедините тесты от нескольких моделей тестовой обвязки в одну модель тестовой обвязки.

sldvextract

Извлеките атомарную подсистему или атомарную субдиаграмму в новую модель.

sldvruntest

Симулируйте модель, выполнив заданные тесты, чтобы записать значения выходного порта и покрытие модели.

sldvruncgvtest

Вызовите Code Generation Verification (CGV) API и выполните заданные тесты на сгенерированном коде для модели.

Примечание

Чтобы выполнить модель в различных режимах выполнения, используйте API CGV, чтобы проверить числовую эквивалентность результатов. Для получения дополнительной информации о API CGV, смотрите Программируемую Верификацию Генерации кода (Embedded Coder).

Функции верификации компонента не поддерживают следующие функции Simulink:

  • Решатели переменного шага для sldvruntest

  • Интерфейсы компонента, которые содержат:

    • Сигналы переменного размера

    • Типы данных с фиксированной точкой многословные, больше, чем 128 битов

Для просмотра документации необходимо авторизоваться на сайте