В этом примере показано, как выполнить доказательство свойства Simulink Design Verifier с помощью блока Proof Assumption. Это пытается доказать, что, когда сумма тока и шести предыдущих входных значений больше 6, выход равняется 2. Модель включает блок Proof Assumption, который ограничивает вход быть 0 или 1. Simulink Design Verifier ищет нарушения 20 или меньшего количества временных шагов. Это не может найти нарушение, потому что свойство допустимо под предположением.
open_system('sldvdemo_debounce_assumeblk');
