Можно смоделировать функции использующего внешней памяти от Пакета поддержки Vision HDL Toolbox™ для Xilinx® Zynq®- Основанное Оборудование или SoC Blockset™. Оба продукта предоставляют модели для кадрового буфера или интерфейса произвольного доступа. Они оба также сопоставляют ваши порты подсистемы с физическими интерфейсами памяти AXI, когда вы генерируете HDL-код и предназначаетесь для прототипной платы.
Пакет поддержки Vision HDL Toolbox для Xilinx Находящееся в Zynq Оборудование предоставляет простую модель интерфейса памяти. Это не моделирует синхронизацию интерфейса. Этот уровень моделирования помогает с предназначением для интерфейса памяти на оборудовании, но поведение может отличаться между симуляцией и оборудованием. Для получения дополнительной информации смотрите Интерфейсы Внешней памяти Модели (Пакет поддержки Vision HDL Toolbox для Xilinx Находящееся в Zynq Оборудование).
SoC Blockset обеспечивает библиотечные блоки, чтобы смоделировать контроллер памяти и несколько каналов памяти. Эта модель вычисляет и визуализирует полосу пропускания памяти, пакетные количества и задержки транзакции в симуляции. Вы можете также доступы к модели memory от процессора как часть элемента кода аппаратного программного обеспечения. Используйте приложение SoC Builder, чтобы сгенерировать код для FPGA и проекты процессора и загрузку и запустить проект на плате. Можно также развернуть соединительный монитор памяти AXI на FPGA, который может возвратить информацию о транзакции памяти для отладки и визуализации в Simulink®. Этот уровень моделирования помогает вам проверить пропускную способность и требования задержки и позволяет моделировать нескольких потребителей памяти, включая доступ к памяти процессора. Для получения дополнительной информации смотрите Память (SoC Blockset).
| Пакет поддержки Vision HDL Toolbox для Xilinx находящееся в Zynq оборудование | SoC Blockset |
|---|---|
Этот рисунок показывает часть Эквализации Гистограммы с Находящимся в Zynq Оборудованием (Пакет поддержки Vision HDL Toolbox для Xilinx Находящееся в Zynq Оборудование) пример. Блок Video Frame Buffer принимает и возвращает пиксельный интерфейс потоковой передачи, используемый блоками Vision HDL Toolbox. Это читает и возвращает целую систему координат, когда вы устанавливаете сигнал pop на
| Этот рисунок показывает часть Эквализации Гистограммы Используя Буфер Видеокадра (SoC Blockset) пример. Пример показывает, как использовать Memory Channel и библиотечные блоки Memory Controller, чтобы смоделировать кадровый буфер и дополнительных потребителей памяти. Можно использовать эту модель, чтобы подтвердить, что интерфейс памяти встречает пропускной способности и требованиям задержки проекта. Можно измерить полосу пропускания и задержку транзакции для каждого потребителя памяти и проверять измерения по общей полосе пропускания, доступной из памяти. Чтобы смоделировать кадровый буфер, который поддерживает пиксельный интерфейс потоковой передачи, используемый блоками Vision HDL Toolbox, сконфигурируйте параметр Channel type блока Memory Channel как
|
| Пакет поддержки Vision HDL Toolbox для Xilinx находящееся в Zynq оборудование | SoC Blockset |
|---|---|
Этот рисунок показывает часть Поворота изображения с Находящимся в Zynq Оборудованием (Пакет поддержки Vision HDL Toolbox для Xilinx Находящееся в Zynq Оборудование) пример. Чтения блока External Memory и записи к любому адресу в памяти. В этом случае, вместо того, чтобы соединить пиксельный поток с интерфейсом памяти, ваша пользовательская логика FPGA должна сгенерировать чтение и транзакции записи с определенными адресами. Чтобы использовать этот блок в ваших проектах, скопируйте его с модели в качестве примера.
| Этот рисунок показывает часть Произвольного доступа Внешней памяти (SoC Blockset) пример. Этот проект использует Memory Controller и два блока Memory Channel, чтобы реализовать интерфейс произвольного доступа. В этом случае, вместо того, чтобы соединить пиксельный поток с интерфейсом памяти, ваша пользовательская логика FPGA должна сгенерировать чтение и транзакции записи с определенными адресами.
|
Интерфейсы внешней памяти модели (пакет поддержки Vision HDL Toolbox для Xilinx находящееся в Zynq оборудование) | память (SoC Blockset)
