Используйте блок Find Delay, чтобы найти задержку между двумя сигналами. Блок Find Delay имеет параметр длины Окна корреляции, который должен быть настроен на основе задержки между к сигналам. Когда длина окна корреляции будет слишком коротка, вычисленная задержка не будет правильна.
Блок Bernoulli Binary Generator сконфигурирован, чтобы вывести одну выборку в секунду. Выход переходит к верхнему и более низкому пути. Верхний путь предоставляет опорный сигнал блоку Find Delay. Более низкий путь обеспечивает путь к задержке к блоку Find Delay. Блок Delay (Simulink) вставляет задержку 10 выборок в более низком пути. Блок Find Delay сравнивает эти два входных сигнала и выводит расчетную задержку и флаг изменения задержки. chg выходы порта 0 когда значение вычисленной задержки остается постоянным для дольше, чем длина окна корреляции. chg выходы порта 1 чтобы указать на задержку изменяются в предыдущем окне корреляции. Осциллограф времени отображает delay и chg выходные параметры блока Find Delay.
Запустите модель с набором параметров длины Окна корреляции к 15 выборкам. Наблюдайте chg изменение выхода порта в зависимости от времени. Поскольку нет никаких предшествующих данных о периоде корреляции для сравнения, проигнорируйте блок Find Delay выходные параметры в течение первого периода окна корреляции (время от 0 до 15 с).
После первого периода окна корреляции расчетная задержка выход показывает изменение задержки в зависимости от времени. Для всех кроме одного из окон корреляции, chg выходы порта 1 указание на задержку изменяется в предыдущем окне корреляции. Этот результат показывает, что длина окна корреляции слишком является сокращением от блока Find Delay, чтобы точно вычислить задержку между двумя сигналами.
Запустите модель параметром длины Окна корреляции набора блока Find Delay к 40 выборкам.
Для этого запуска расчетная задержка обосновывается на 10 выборках в 40-секундной метке и chg порт переключается к 1 в течение всего одного из периодов длины окна корреляции. После второго периода окна корреляции (в 80-секундной метке), вычисленный delay выход стабилизируется и chg выведите переключатели к 0 для остатка от запуска.
