Используйте "rising_edge" для регистров

Задайте как генерировавшие чеки VHDL кода для возрастающих ребер при работе с регистрами.

Настройки

Значение по умолчанию: Off

On

Используйте VHDL rising_edge функционируйте, чтобы проверять на возрастающие ребра при работе с регистрами. Сгенерированный код применяет rising_edge как показано в следующем PROCESS блок:

Delay_Pipeline_Process : PROCESS (clk, reset)
BEGIN
  IF reset = '1' THEN
    delay_pipeline(0 TO 50) <= (OTHERS => (OTHERS => '0'));
  ELSIF rising_edge(clk) THEN
    IF clk_enable = '1' THEN
      delay_pipeline(0) <= signed(filter_in);
		delay_pipeline(1 TO 50) <= delay_pipeline(0 TO 49);
    END IF;
  END IF;
END PROCESS Delay_Pipeline_Process ;

Off

Проверяйте на события часов при работе с регистрами. Сгенерированный код проверяет на событие часов как показано в ELSIF оператор следующего PROCESS блок:

Delay_Pipeline_Process : PROCESS (clk, reset)
BEGIN
  IF reset = '1' THEN
    delay_pipeline(0 TO 50) <= (OTHERS => (OTHERS => '0'));
  ELSIF clk'event AND clk = '1' THEN
    IF clk_enable = '1' THEN
      delay_pipeline(0) <= signed(filter_in);
		delay_pipeline(1 TO 50) <= delay_pipeline(0 TO 49);
    END IF;
  END IF;
END PROCESS Delay_Pipeline_Process ;

Информация о командной строке

Свойство: UseRisingEdge
Ввод: символьный вектор
Значение: 'on' | 'off'
Значение по умолчанию: 'off'

Смотрите также

Используя VHDL rising_edge Функция