Синхронный триггер J-K
В этом примере показано, как смоделировать триггер J-K от компонентов логики Simscape™ Electrical™. С двумя переключателями в их положениях по умолчанию оба входных параметров к триггеру установлены высоко, таким образом, его состояние вывода переключается каждый раз, когда сигнал часов идет низко. Начальные условия передаются соответствующим логическим элементам НЕ-И через команды инициализации маски блока.
Модель
Синхронная триггерная подсистема J-K
Тактируемый триггер S-R 1 подсистема
Результаты симуляции от Simscape Logging
Графики ниже показа вводы и выводы для синхронного триггера J-K. Оба входных параметров к триггеру установлены высоко, таким образом, его состояние вывода переключается каждый раз, когда сигнал часов идет низко.
