Память DDR4 вниз набор реализации
Реализуйте интерфейс памяти вниз (MD) DDR4 для верификации постразмещения или предварительного анализа топологии.
Этот набор DDR4 MD целостности сигнала реализации включает все сети передачи, синхронизируя модели, уровни обработки формы волны и имитационные модели и для одной и для двойной памяти ранга вниз (дискретные) настройки. Это включает буферные модели для контроллера памяти DDR4, а также Микрона SDRAMs. Также включенный синхронизируют модели с полными уровнями обработки формы волны. Этот набор реализует настройки x16 SDRAM только.
Можно изменить набор, чтобы совпадать точной реализацией DDR4. Затем выполните полный анализ пробела решения перед размещением и/или полную верификацию постразмещения по качеству формы волны и полям синхронизации.
Открытый набор DDR4 MD
Откройте набор DDR4 MD в приложении Parallel Link Designer с помощью openSignalIntegrityKit функция.
openSignalIntegrityKit("DDR4_MD");
Обзор набора
Название проекта: DDR4_MD
Интерфейсные имена: dr_x16 и sr_x16
Этот набор поддерживает и HSPICE и средства моделирования IsSpice4. Никакая определенная версия любого средства моделирования не требуется при выполнении этого набора.
Для получения дополнительной информации о наборе DDR4 MD целостности сигнала реализации, включая блок-схемы, конфигурации системы, сети передачи и библиотеки, отсылают к документу DDR4_MD.pdf, который присоединен к этому примеру как к вспомогательному файлу.