Набор реализации DDR5
Реализуйте типовой интерфейс DDR5 RDIMM с 1 пазом для верификации постразмещения или предварительного анализа топологии.
DDR5 является форматом динамической памяти промышленного стандарта, действующим в максимуме 6400M передачи в секунду. Стандарт задан JEDEC в Спецификации JESD79-5 DDR5 JEDEC.
Этот набор целостности сигнала реализации DDR5 включает все сети передачи, уровни обработки формы волны и имитационные модели для типового интерфейса DDR5 RDIMM с 1 пазом. Это включает буферные модели для типового контроллера DDR5, регистра и SDRAM, наряду с полными уровнями обработки формы волны. Можно изменить набор, чтобы совпадать точной реализацией DDR5. Затем выполните полный анализ пробела решения перед размещением и/или полную верификацию постразмещения по качеству формы волны и полям синхронизации.
Открытый набор 1 паза DDR5
Откройте набор 1 паза DDR5 в приложении Parallel Link Designer с помощью openSignalIntegrityKit функция.
openSignalIntegrityKit("DDR5_RDimm_RC_X");
Обзор набора
Название проекта: DDR5_RDimm_RC_X
'interfaceName' : ddr5_1slot
Два независимых DDR5 образовывают канал в типовом контроллере: DDR5_0 и DDR5_1
72 бита за канал (64 данных, 8 ECC)
288-контактный буферизированный DDR5 RDIMM
Обращайтесь/Управляйте к используемой синхронизации 1 Н (может быть настроен для 2 Н при желании),
Маска данных (DM), не используемая
Паз заполняется с Необработанной картой "X" DDR5 Зарегистрированные модули DIMM. Необработанная Карта X используемый для настройки и не является заданной Необработанной Картой JEDEC.
Количество SDRAMs: 18
Тип пакета: Плоский, 78 FPGA мяча
Количество рангов: 2
Width: x4
Этот набор поддерживает и HSPICE и средства моделирования IsSpice4. Никакая определенная версия любого средства моделирования не требуется при выполнении этого набора.
Для получения дополнительной информации о типовом DDR5 с помощью макета набор целостности сигнала реализации Роу Карда X РДИММА, включая блок-схемы, конфигурации системы, сети передачи и библиотеки, отсылает к документу DDR5_RDimm_RC_X.pdf, который присоединен к этому примеру как к вспомогательному файлу.
Ссылки
[1] JEDEC: DDR5 SDRAM. JESD79-5, июль 2020.