Bias
Добавьте смещение ко входу
- Библиотека:
Simulink / Математические операции
HDL Coder / Операции Плавающей точки HDL
HDL Coder / Математические операции
Описание
Блок Bias добавляет смещение или смещение, к входному сигналу согласно
Y = U + bias
где U является входом блока, и Y является выход.
Порты
Входной параметр
Port_1 — Входной сигнал
скаляр | вектор
Входной сигнал, к которому смещение добавляется, чтобы создать выходной сигнал.
Типы данных: half | single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fixed point
Вывод
Port_1 — Выходной сигнал
скаляр | вектор
Выходной сигнал, следующий из добавления смещения к входному сигналу.
Типы данных: half | single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fixed point
Параметры
Bias — Возместите, чтобы добавить к входному сигналу
0.0 scalar | vector
Задайте значение смещения, чтобы добавить к входному сигналу.
Программируемое использование
Параметры блоков:
Bias |
| Ввод: символьный вектор |
| Значения: действительный, конечный |
Значение по умолчанию:
'0.0' |
Saturate on integer overflow — Выберите поведение, когда целочисленное переполнение произойдет
off (значение по умолчанию) | on
| Действие | Причины принятия этих мер | Что происходит для переполнения | Пример |
|---|---|---|---|
|
Установите этот флажок. |
Ваша модель имеет возможное переполнение, и вы хотите явную защиту насыщения в сгенерированном коде. |
Переполнение насыщает или к минимальному или к максимальному значению, которое может представлять тип данных. |
Максимальное значение, что |
|
Не устанавливайте этот флажок. |
Вы хотите оптимизировать КПД своего сгенерированного кода. Вы не хотите чрезмерно определять, как блок обрабатывает сигналы из области значений. Для получения дополнительной информации смотрите Ошибки Диапазона сигнала Поиска и устранения неисправностей. |
Переполнение переносится к соответствующему значению, которое является представимым, по условию вводят. |
Максимальное значение, что |
Когда вы устанавливаете этот флажок, насыщение применяется к каждой внутренней операции на блоке, не только выходу или результату. Обычно, процесс генерации кода может обнаружить, когда переполнение не возможно. В этом случае генератор кода не производит код насыщения.
Программируемое использование
Параметры блоков: DoSatur |
| Ввод: символьный вектор |
Значение: 'off' | 'on' |
Значение по умолчанию: 'off' |
Характеристики блока
Типы данных |
|
Прямое сквозное соединение |
|
Многомерные сигналы |
|
Сигналы переменного размера |
|
Обнаружение пересечения нулем |
|
Расширенные возможности
Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.
Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.
HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.
Этот блок имеет одну, архитектуру HDL по умолчанию.
| ConstrainedOutputPipeline | Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. |
| InputPipeline | Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. |
| OutputPipeline | Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. |