Interval Test Dynamic

Определите, находится ли сигнал в заданном интервале

Библиотека:
Simulink / Логика и Битовые операции

Описание

Блок Interval Test Dynamic верные выходные параметры (1) если входом является между значениями внешних сигналов up и lo. Блок выходная ложь (0) если вход находится вне тех значений. Чтобы управлять, как блок обрабатывает входные значения, которые равны lo сигнала или up сигнала, используйте флажки Interval closed on left и Interval closed on right.

Порты

Входной параметр

развернуть все

`up` — Верхний предел интервала
скаляр | вектор | матрица | массив N-D

Верхний предел интервала в виде скаляра, вектора, матрицы или массива N-D.

Ограничения

Когда входной сигнал является перечислимым типом, up и сигналы lo должны иметь тот же перечислимый тип.

`u` — Входной сигнал
скаляр | вектор | матрица | массив N-D

Входной сигнал в виде скаляра, вектора, матрицы или массива N-D.

Ограничения

Когда входной сигнал является перечислимым типом, up и сигналы lo должны иметь тот же перечислимый тип.

`lo` — Нижний предел интервала
скаляр | вектор | матрица | массив N-D

Нижний предел интервала в виде скаляра, вектора, матрицы или массива N-D.

Ограничения

Когда входной сигнал является перечислимым типом, up и сигналы lo должны иметь тот же перечислимый тип.

Вывод

развернуть все

`y` — Выходной сигнал
скаляр | вектор | матрица | массив N-D

Выходной сигнал, указывающий, находятся ли входные значения в пределах заданного интервала. Можно задать Output data type как boolean или uint8.

Типы данных: uint8 | Boolean

Параметры

развернуть все

`Interval closed on right` — Включайте значение верхнего предела
`on` (значение по умолчанию) | `off`

Когда вы устанавливаете этот флажок, значение сигнала, соединенного с входным портом up, включено в интервал для который блок верные выходные параметры (1).

Программируемое использование

Параметры блоков: IntervalClosedRight

Ввод: символьный вектор

Значения: 'on' | 'off'

Значение по умолчанию: 'on'

`Interval closed on left` — Включайте значение нижнего предела
`on` (значение по умолчанию) | `off`

Когда вы устанавливаете этот флажок, значение сигнала, соединенного с входным портом lo, включено в интервал для который блок верные выходные параметры (1).

Программируемое использование

Параметры блоков: IntervalClosedLeft

Ввод: символьный вектор

Значения: 'on' | 'off'

Значение по умолчанию: 'on'

`Output data type` — Тип выходных данных
`boolean` (значение по умолчанию) | `uint8`

Задайте тип выходных данных как boolean или uint8.

Программируемое использование

Параметры блоков: OutDataTypeStr

Ввод: символьный вектор

Значения: 'boolean' | 'uint8'

Значение по умолчанию: 'boolean'

Примеры модели

Detect Signal Values Within a Dynamically Specified Interval

Обнаружьте значения сигналов в динамически заданном интервале

Обнаружьте, когда входной сигнал будет находиться в пределах динамически заданного интервала.

Открытая модель

Характеристики блока

Типы данных	`Boolean` \| `double` \| `enumerated` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`yes`
Многомерные сигналы	`yes`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

Interval Test Dynamic

Описание

Порты

Входной параметр

`up` — Верхний предел интервала
скаляр | вектор | матрица | массив N-D

Ограничения

`u` — Входной сигнал
скаляр | вектор | матрица | массив N-D

Ограничения

`lo` — Нижний предел интервала
скаляр | вектор | матрица | массив N-D

Ограничения

Вывод

`y` — Выходной сигнал
скаляр | вектор | матрица | массив N-D

Параметры

`Interval closed on right` — Включайте значение верхнего предела
`on` (значение по умолчанию) | `off`

Программируемое использование

`Interval closed on left` — Включайте значение нижнего предела
`on` (значение по умолчанию) | `off`

Программируемое использование

`Output data type` — Тип выходных данных
`boolean` (значение по умолчанию) | `uint8`

Программируемое использование

Примеры модели

Обнаружьте значения сигналов в динамически заданном интервале

Характеристики блока

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Документация Simulink

Поддержка

Документация

Interval Test Dynamic

Описание

Порты

Входной параметр

up — Верхний предел интервала скаляр | вектор | матрица | массив N-D

Ограничения

u — Входной сигнал скаляр | вектор | матрица | массив N-D

Ограничения

lo — Нижний предел интервала скаляр | вектор | матрица | массив N-D

Ограничения

Вывод

y — Выходной сигнал скаляр | вектор | матрица | массив N-D

Параметры

Interval closed on right — Включайте значение верхнего предела on (значение по умолчанию) | off

Программируемое использование

Interval closed on left — Включайте значение нижнего предела on (значение по умолчанию) | off

Программируемое использование

Output data type — Тип выходных данных boolean (значение по умолчанию) | uint8

Программируемое использование

Примеры модели

Обнаружьте значения сигналов в динамически заданном интервале

Характеристики блока

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Документация Simulink

Поддержка

`up` — Верхний предел интервала
скаляр | вектор | матрица | массив N-D

`u` — Входной сигнал
скаляр | вектор | матрица | массив N-D

`lo` — Нижний предел интервала
скаляр | вектор | матрица | массив N-D

`y` — Выходной сигнал
скаляр | вектор | матрица | массив N-D

`Interval closed on right` — Включайте значение верхнего предела
`on` (значение по умолчанию) | `off`

`Interval closed on left` — Включайте значение нижнего предела
`on` (значение по умолчанию) | `off`

`Output data type` — Тип выходных данных
`boolean` (значение по умолчанию) | `uint8`

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.