Поддерживаемые цели для многоядерного программирования

Поддерживаемые многожильные цели

Можно создать и загрузить модели, которые неявно или явным образом разделены для следующих многожильных целей с помощью системных конечных файлов:

Linux^®Windows^®, и Mac OS с помощью ert.tlc и grt.tlc.
Simulink^® Real-Time™ с помощью slrealtime.tlc.

Примечание

Чтобы создать и загрузить вашу модель, необходимо было установить программное обеспечение Simulink Coder™.
Чтобы создать и загрузить вашу модель на систему Simulink Real-Time, необходимо было установить программное обеспечение Simulink Real-Time. У вас должна также быть многожильная целевая система, поддержанная продуктом Simulink Real-Time.
Развертывание на встраиваемом процессоре, который запускает Linux и VxWorks^® операционные системы требуют Embedded Coder^® продукт.

Поддерживаемые неоднородные цели

В дополнение к многожильным целям Simulink также поддерживает создание и загрузку разделов явным образом разделенной модели к неоднородным целям, которые содержат многожильную цель и одну или несколько программируемых пользователем вентильных матриц (FPGAs).

Выберите неоднородную архитектуру с помощью опции Целевой архитектуры в диалоговом окне Concurrent Execution панель Concurrent Execution:

Элемент	Описание
`Sample Architecture`	Архитектура в качестве примера, состоящая из одного центрального процессора с несколькими ядрами и двумя FPGAs. Можно использовать эту архитектуру для модели для параллельного выполнения.
`Simulink Real-Time`	Цель Simulink Real-Time, содержащая платы FPGA.
`Xilinx Zynq ZC702 evaluation kit`	Xilinx^® Zynq^® Цель оценочного комплекта ZC702.
`Xilinx Zynq ZC706 evaluation kit`	Цель оценочного комплекта Xilinx Zynq ZC706.
`Xilinx Zynq Zedboard`	Цель Xilinx Zynq ZedBoard™.
`Altera Cyclone V SoC development kit Rev. C`	Altera^® Циклон^® Версия SoC. C цель комплекта разработчика.
`Altera Cyclone V SoC development kit Rev. D`	Циклон Altera версия SoC. D цель комплекта разработчика.
`Arrow SoCKit development board`	Стрелка^® Цель макетной платы SoCKit.

Примечание

Создание HDL-кода и загрузка его к FPGAs требуют продукта HDL Coder™. Можно сгенерировать HDL-код если:

У вас есть лицензия HDL Coder
Вы основываетесь на Windows или операционных системах Linux

Вы не можете сгенерировать HDL-код в системах Macintosh.

Документация Simulink

Поддержка

Памятка переводчика

1. Если смысл перевода понятен, то лучше оставьте как есть и не придирайтесь к словам, синонимам и тому подобному. О вкусах не спорим.

2. Не дополняйте перевод комментариями “от себя”. В исправлении не должно появляться дополнительных смыслов и комментариев, отсутствующих в оригинале. Такие правки не получится интегрировать в алгоритме автоматического перевода.

3. Сохраняйте структуру оригинального текста - например, не разбивайте одно предложение на два.

4. Не имеет смысла однотипное исправление перевода какого-то термина во всех предложениях. Исправляйте только в одном месте. Когда Вашу правку одобрят, это исправление будет алгоритмически распространено и на другие части документации.

5. По иным вопросам, например если надо исправить заблокированное для перевода слово, обратитесь к редакторам через форму технической поддержки.

Документация