Документация

Если вы тестируете компонент, можно выбрать тот компонент в модели прежде, чем открыть мастер, чтобы автоматически заполнить поля компонента и модели.

Если вы тестируете код на атомарную подсистему при помощи эквивалентного теста, который использует программное обеспечение в цикле (SIL) или процессор в режиме (PIL) цикла, проверьте, что подсистема уже имеет сгенерированный код.

Если вы тестируете код, сгенерированный на допускающую повторное использование подсистему библиотеки, прежде, чем открыть Создать Тест для мастера Компонента, проверяете, что подсистема задала функциональные интерфейсы и что библиотека уже имеет сгенерированный код. Для получения информации о допускающих повторное использование подсистемах библиотеки функциональные интерфейсы и сгенерированный код, видят Основанную на библиотеке Генерацию кода для Допускающих повторное использование Подсистем Библиотеки (Embedded Coder). У вас должен быть Embedded Coder^® лицензия, чтобы проверить сгенерированный код.

Целая модель, отпуск пустое поле Component.

Один компонент и вы выбрали компонент в модели прежде, чем открыть мастер, нажмите кнопку Use currently selected model component, чтобы заполнить поле Component. В противном случае введите имя компонента.

Компонент в блоке Model, вы не должны задавать блок Model как топ-модель. Используйте имя модели, которая содержит блок Model как Top Model.

Допускающая повторное использование подсистема библиотеки, которая имеет функциональный интерфейс, опция Function Interface Settings отображения. Выберите функциональный интерфейс, для которого вы хотите создать тест.

Допускающие повторное использование библиотеки содержат компоненты и подсистемы, которые могут быть совместно использованы с многоуровневыми моделями. Можно совместно использовать код, сгенерированный подсистемами, если те подсистемы в верхнем уровне допускающей повторное использование библиотеки и если у них есть функциональные интерфейсы. Функциональные интерфейсы задают настройки параметров блоков ввода и вывода подсистемы.

Use component input from the top model as test input — Симулируйте модель и запишите входные параметры к компоненту. Затем используйте те входные параметры в качестве входных параметров к созданной тестовой обвязке. Используйте эту опцию для отладки.

Use Design Verifier to generate test input scenarios — Создайте входные параметры тестовой обвязки, чтобы удовлетворить требования тестового покрытия с помощью Simulink^® Design Verifier™. Эта опция появляется, только если Simulink Design Verifier установлен.

Simulate top model and use the recorded component inputs in the analysis — Когда покрытие в тестах, сгенерированных от Верификатора Проекта, будет ниже, чем ожидалось, выберите эту опцию, чтобы включать симуляцию топ-модели для анализа Верификатора Проекта.

Specify inputs in the created harness — После того, как мастер создает обвязку, откройте обвязку в менеджере по Тесту и вручную задайте входные параметры обвязки. Эта опция не появляется, если вы приняли решение не создать тестовую обвязку.

Use component under test output as baseline — Симулируйте модель и запишите выходные параметры от компонентов, которые используются в качестве базовой линии.

Perform back-to-back testing — Сравните результаты выполнения компонента в двух различных режимах симуляции. Для каждой симуляции выберите режим из выпадающего меню. Чтобы провести тестирование SIL на атомарной подсистеме или допускающей повторное использование подсистеме библиотеки, подсистема или библиотека, которая содержит подсистему, должны уже иметь сгенерированный код.

Если вы выбрали Use Design Verifier to generate test input scenarios на вкладке Test Inputs, и вы выбираете Simulation2 to Software-in-the-Loop (SIL) или Processor-in-the-Loop (PIL), мастер отображает опцию Set Model Coverage Objective as Enhanced MCDC. Улучшенный MCDC расширяет покрытие MCDC путем генерации тестов, которые избегают эффектов маскировки от нисходящих блоков. Смотрите Расширенное Покрытие MCDC в Simulink Design Verifier (Simulink Design Verifier) и Создайте Компенсационные Тесты Используя Расширенный MCDC (Simulink Design Verifier).

Define the verification logic in the created harness — После того, как мастер создает обвязку, откройте обвязку. Вручную задайте логику верификации использование блока Test Sequence или Test Assessments в сгенерированной обвязке. В качестве альтернативы используйте логические и временные оценки или пользовательские критерии в сгенерированном тесте. Эта опция не появляется, если вы тестируете модель верхнего уровня и принимаете решение не создать тестовую обвязку.

Select test harness input source — Выберите, как входные параметры, сгенерированные Верификатором Проекта, применяются к тестовой обвязке. Эта опция появляется, только если вы выбираете Use Design Verifier to generate test input scenarios на вкладке Test Inputs.

Specify the file format — Задайте тип файла, в котором можно сохранить данные. Эта опция появляется, только если вы выбираете Inports как входной источник.

Specify location to save test data — Задайте полный путь файла. В качестве альтернативы можно использовать имя файла по умолчанию и местоположение, которое сохраняет sltest_<model name> в текущей рабочей папке. Эта опция доступна только для файлов формата Excel. Файлы MAT сохранены в местоположение по умолчанию, заданное в настройках конфигурации модели.

Test File Location — Задайте полный путь, где вы хотите сохранить сгенерированные тестовые файлы. В качестве альтернативы можно использовать имя файла по умолчанию, которое является sltest_<model name>_tests. Файл сохранен в текущей рабочей папке. Это поле появляется, только если у вас не было тестового файла открытым в менеджере по Тесту, прежде чем вы открыли мастер.

Если у вас был тестовый файл, открытый в менеджере по Тесту, прежде чем вы открыли мастер, эти опции отображены вместо Test File Location: