Register Channel

Модель Timing для передачи значений регистра

расширьте все на странице
  • Библиотека:

  • SoC Blockset / Память

  • Register Channel block

Описание

Блок Register Channel предоставляет модель синхронизации для передачи значений регистра между логикой процессора и оборудования. Канал регистра представляет datapath между процессором и аппаратным IP через общую шину конфигурирования. Сконфигурируйте блок, чтобы включать один или несколько регистров и сконфигурировать направление для каждого регистра как запись, если процессор пишет в него, или читают, если процессор читает из него.

Порты

Входной параметр

развернуть все

Каждый регистр присвоен пара порта: вход и выход. Можно сконфигурировать процессор, чтобы быть средством записи или читателем. Если регистр является регистром чтения, то вход прибывает из оборудования (HW) сторона. Если регистр является регистром записи, вход прибывает из программного обеспечения (SW) сторона. По умолчанию Энный порт регистра называют regN. Можно поменять имя регистра путем нажатия на Edit в диалоговом окне параметра Registers.

Зависимости

Количество входных портов зависит от количества регистров в таблице регистра.

Вывод

развернуть все

Каждый регистр присвоен пара порта: вход и выход. Можно сконфигурировать процессор, чтобы быть средством записи или читателем. Если регистр сконфигурирован как регистр чтения, то выход переходит к программному обеспечению (SW) сторона. Если регистр является регистром записи, выход переходит к оборудованию (HW) сторона. По умолчанию Энный порт регистра называют regN. Можно поменять имя регистра путем нажатия на Edit в диалоговом окне параметра Registers.

Зависимости

Количество выходных портов зависит от количества регистров в таблице регистра.

Параметры

развернуть все

Этот параметр включает таблицу, где каждая из ее линий соответствует регистру в вашем IP. Отредактируйте таблицу, чтобы добавить или отредактировать настройку регистра, до 32 регистров.

Для каждого регистра можно отредактировать эти значения:

  • Register Name – Задайте имя регистра. Это изменяет порты ввода и вывода для этого регистра.

  • Direction – Выберите write если процессор пишет регистр. Выберите read если процессор читает регистр.

  • Тип данных Выберите тип данных для регистра. Поддерживаемые типы данных

    • single

    • int8

    • uint8

    • int16

    • uint16

    • int32

    • int64

    • uint32

    • uint64

    • boolean

    • fixdt(1,16,0)

    • fixdt(1,16,2^0,0)

    • fixed point

  • Dimension – Выберите размер вектора регистра. Значение по умолчанию равняется 1.

Этот шаг расчета представляет период часов на аппаратной стороне. Задайте время смещения путем ввода двухэлементного вектора для дискретных блоков или конфигурируемых подсистем. Первым элементом является шаг расчета, и вторым элементом является время смещения. Например, запись [1.0 0.1] задает 1,0 вторых шага расчета с 0,1 вторыми смещениями. Если никакое смещение не задано, смещение по умолчанию является нулем.

Когда значением является -1, блок наследовал свое значение шага расчета от модели.

Примечание

Когда Direction регистра установлен в Write, это подразумевает, что программное обеспечение является средством записи, и оборудование является средством чтения, но Register write sample time определяет шаг расчета сигнала на аппаратной стороне.

Примеры модели

Streaming Data from Hardware to Software

Потоковая передача данных от оборудования до программного обеспечения

Представляет систематический подход, чтобы спроектировать информационный канал между аппаратной логикой (FPGA) и встраиваемым процессором с помощью SoC Blockset. Приложения часто делятся между аппаратной логикой и встраиваемым процессором на устройстве системы на чипе (SoC), чтобы встретить пропускной способности, задержке и требованиям к обработке. Вы спроектируете и симулируете включение целого приложения из алгоритмов процессора FPGA &, интерфейса памяти и планирования задач, чтобы соответствовать системным требованиям. Вы затем подтвердите проект на оборудовании путем генерации кода из модели и реализации на устройстве SoC.

Расширенные возможности

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

| |

Темы

Введенный в R2019a

Документация SoC Blockset

Поддержка

Для просмотра документации необходимо авторизоваться на сайте