Stream Data Sink

Получите непрерывные потоковые данные

Библиотека:
SoC Blockset / Аппаратный Испытательный стенд Логики

Описание

Блок Stream Data Sink получает непрерывные потоковые данные из усовершенствованных расширяемых интерфейсных основанных на AXI4 потоковых блоков интерфейса данных. Можно использовать этот блок в качестве тестового блока приемника для симуляции основанных на AXI4 потоковых применений данных.

Блок принимает потоковые данные наряду с шиной управления и выводит шину управления.

Порты

Входной параметр

развернуть все

`rdData` — Введите потоковые данные
скаляр | вектор

Введите потоковые данные из источника данных. Это значение должно быть скаляром или вектором.

`rdCtrlIn` — Шина элемента управления вводом
шина

Шина элемента управления вводом от источника данных. Эта шина управления включает следующие управляющие сигналы:

допустимый — Указывает, что входные потоковые данные по входному порту rdData допустимы
tlast — Указывает на конец транзакции данных

Типы данных: StreamM2SBusObj

Вывод

развернуть все

`rdCtrlOut` — Шина элемента управления выводом
шина

Шина элемента управления выводом к источнику данных, указывая, что блок готов принять потоковые данные. Эта шина управления включает готовый сигнал.

Типы данных: StreamS2MBusObj

Параметры

развернуть все

`Save data in workspace` — Сохраните данные в рабочей области
`off` (значение по умолчанию) | `on`

Выберите этот параметр, чтобы сохранить входные потоковые данные к MATLAB^® рабочая область.

`Variable name` — Имя переменной рабочей области
`simOut` (значение по умолчанию) | любое поддерживаемое MATLAB имя переменной

Задайте переменную рабочей области, в которую входные потоковые данные сохранены. Этот параметр может быть любым поддерживаемым MATLAB именем переменной.

Зависимости

Чтобы включить этот параметр, выберите параметр Save data in workspace.

Расширенные возможности

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Чтобы автоматически сгенерировать HDL-код для вашего проекта и выполниться на устройстве SoC, используют инструмент SoC Builder. Смотрите Генерируют Проект SoC.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Stream Data Source

Введенный в R2019a

Документация SoC Blockset

Поддержка

Памятка переводчика

1. Если смысл перевода понятен, то лучше оставьте как есть и не придирайтесь к словам, синонимам и тому подобному. О вкусах не спорим.

2. Не дополняйте перевод комментариями “от себя”. В исправлении не должно появляться дополнительных смыслов и комментариев, отсутствующих в оригинале. Такие правки не получится интегрировать в алгоритме автоматического перевода.

3. Сохраняйте структуру оригинального текста - например, не разбивайте одно предложение на два.

4. Не имеет смысла однотипное исправление перевода какого-то термина во всех предложениях. Исправляйте только в одном месте. Когда Вашу правку одобрят, это исправление будет алгоритмически распространено и на другие части документации.

5. По иным вопросам, например если надо исправить заблокированное для перевода слово, обратитесь к редакторам через форму технической поддержки.

Документация

Stream Data Sink

Описание

Порты

Входной параметр

rdData — Введите потоковые данные скаляр | вектор

rdCtrlIn — Шина элемента управления вводом шина

Вывод

rdCtrlOut — Шина элемента управления выводом шина

Параметры

Save data in workspace — Сохраните данные в рабочей области off (значение по умолчанию) | on

Variable name — Имя переменной рабочей области simOut (значение по умолчанию) | любое поддерживаемое MATLAB имя переменной

Зависимости

Расширенные возможности

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Документация SoC Blockset

Поддержка

`rdData` — Введите потоковые данные
скаляр | вектор

`rdCtrlIn` — Шина элемента управления вводом
шина

`rdCtrlOut` — Шина элемента управления выводом
шина

`Save data in workspace` — Сохраните данные в рабочей области
`off` (значение по умолчанию) | `on`

`Variable name` — Имя переменной рабочей области
`simOut` (значение по умолчанию) | любое поддерживаемое MATLAB имя переменной

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.