Convolutional Encoder

Закодируйте биты данных с помощью кодирования свертки — оптимизированный для генерации HDL-кода

Библиотека:
Wireless HDL Toolbox / Выявление ошибок и Коррекция

Описание

Блок Convolutional Encoder кодирует биты данных с помощью кодирования свертки. Блок поддерживает скорости кода от 1/2 до 1/7 и продолжительности ограничения от 3 до 9 и включая рекурсивные и включая нерекурсивные полиномы. Блок обеспечивает архитектуру, подходящую для аппаратного развертывания и генерации HDL-кода.

Блок действует в трех режимах: непрерывный с дополнительным портом сброса, отключенным и усеченным с дополнительным начальным состоянием и портами конечного состояния. В Continuous режим, блок принимает биты данных, наряду с допустимым сигналом, и выходные параметры закодировали биты с допустимым сигналом. В Terminated и Truncated режимы, блок принимает биты данных, наряду с samplecontrol шина и выходные параметры закодировали биты с samplecontrol шина.

Блок поддерживает коммуникационные стандарты, такие как Wi-Fi (802.11a/b/g/n/ac), цифровая спутниковая связь, цифровое видео широковещательно передается (DVB), 3GPP2, IEEE 802.16, HIPERLAN и другие технологии. Можно использовать этот блок, чтобы реализовать другие коды канала, такие как турбокоды, которые используются в стандартах LTE.

Эта форма волны показывает закодированный выход блока в Terminated режим, когда параметры блоков Constraint length установлен в 7, Code generator к [133 171], и Feedback connection к 0. Ввод и вывод шины ctrl расширен, чтобы показать их управляющие сигналы.

Задержка блока является тремя тактами, таким образом, блок возвращает первые закодированные выходные данные после трех тактов. В Terminated режим, после конца системы координат, блок сбрасывает закодированные состояния ко всему нулевому состоянию путем добавления (Constraint length – 1) битов. Так, форма волны показывает разрыв системы координат шесть (Constraint length – 1) такты между концом системы координат (ctrlIn.endIn) и запуском следующей системы координат ctrlln.startIn.

Порты

Входной параметр

развернуть все

`data` — Биты входных данных
скаляр

Биты входных данных в виде Boolean или ufix1.

Типы данных: Boolean | fixed point

`valid` — Валидность входных данных
скаляр

Управляющий сигнал, который указывает, допустимо ли входные данные. Когда этим значением является 1 (TRUE), блок принимает значения на входном порте data. Когда этим значением является 0 (FALSE), блок игнорирует значения на входном порте data.

Зависимости

Чтобы включить этот порт, установите параметр Operation mode на Continuous.

Типы данных: Boolean

`reset` — Очищает внутренние состояния
скаляр

Очищает внутренние состояния в виде Boolean скаляр. Когда этим значением является 1 TRUE), блок останавливает текущее вычисление и очищает все состояния энкодера.

Зависимости

Чтобы включить этот порт, установите параметр Operation mode на Continuous и выберите параметр Enable reset input port.

Типы данных: Boolean

`ctrl` — Управляющие сигналы сопроводительный демонстрационный поток
`samplecontrol` шина

Управляющие сигналы, сопровождающие демонстрационный поток в виде samplecontrol шина. Шина включает startконец, и valid управляющие сигналы, которые указывают на контуры системы координат и валидность входных выборок.

start — Указывает запускаются входного кадра.
end — Указывает на конец входного кадра.
valid — Указывает, что данные по порту входа data допустимы.

Зависимости

Чтобы включить этот порт, установите параметр Operation mode на Truncated или Terminated.

Типы данных: bus

`ISt` — Начальное состояние в каждом запуске системы координат
скаляр

Начальное состояние блока в каждом запуске системы координат в виде fixdt(0,constraint length -1,0). Состояние ввода является количеством битов в сдвиговом регистре в системе координат, запускаются блока, который читается от старшего значащего бита (MSB) до младшего значащего бита (LSB).

double и single типы данных поддерживаются для симуляции, но не для генерации HDL-кода.

Зависимости

Чтобы включить этот порт, установите параметр Operation mode на Truncated и выберите параметр Enable initial state input port.

Типы данных: single | double | fixed point

Вывод

развернуть все

`data` — Закодированные выходные данные
вектор-столбец

Выходные данные, возвращенные как 1 n вектор-столбцом, если скорость кода является 1/n. Диапазоны значений n от 2 до 7.

Типы данных: Boolean

`valid` — Валидность выходных выборок
скаляр

Управляющий сигнал, который указывает, допустимы ли данные из выходного порта data. Когда этим значением является 1 (TRUE), блок возвращает допустимые данные по выходному порту data. Когда valid является false(0 ), значения на выходном порте data не допустимы.

Зависимости

Чтобы включить этот порт, установите параметр Operation mode на Continuous.

Типы данных: Boolean

`ctrl` — Управляющие сигналы сопроводительный демонстрационный поток
`samplecontrol` шина

Управляющие сигналы, сопровождающие демонстрационный поток, возвращенный как samplecontrol шина. Шина включает startконец, и valid управляющие сигналы, которые указывают на контуры системы координат и валидность выборок.

start — Указывает запускаются выходной системы координат.
end — Указывает на конец выходной системы координат.
valid — Указывает, что данные по порту выхода data допустимы.

Зависимости

Чтобы включить этот порт, установите параметр Operation mode на Truncated или Terminated.

Типы данных: bus

`FSt` — Конечное состояние системы координат в каждом конце системы координат
скаляр

Конечное состояние системы координат в каждом конце системы координат, возвращенном как fixdt(0,constraint length -1,0). Конечное состояние является количеством битов в сдвиговом регистре в конце системы координат блока, который читается от старшего значащего бита (MSB) до младшего значащего бита (LSB).

Блок возвращает то же самое как тип данных ISt.

Зависимости

Чтобы включить этот порт, установите параметр Operation mode на Truncated и выберите параметр Enable final state output port.

Типы данных: single | double | fixed point

Параметры

развернуть все

Основной

`Constraint length` — Продолжительность ограничения блока
7 (значение по умолчанию) | целое число в области значений [3, 9]

Продолжительность ограничения блока в виде целого числа в области значений [3, 9].

`Code generator` — Полином генерации кода
[171 133] (значение по умолчанию) | вектор из восьмеричных значений

Полином генерации кода в виде 1 n вектором из восьмеричных значений, где n является длиной полинома, лежал в диапазоне от 2 до 7.

`Feedback connection` — Полином соединения обратной связи
0 (значение по умолчанию) | скалярное восьмеричное число

Полином обратной связи в виде скалярного восьмеричного числа. Если соединением обратной связи является 0, нет никакого включенного соединения обратной связи.

Чтобы включить соединение обратной связи, задайте восьмеричное значение, бинарное представление которого должно быть номером K-bit с MSB 1, где K является Constraint length. Для получения дополнительной информации о том, как создать полином обратной связи, обратитесь к Сверточным кодам.

`Operation mode` — Режим работы
`Continuous` (значение по умолчанию) | `Terminated` | `Truncated`

Режим работы в виде одного из этих режимов:

Continuous — В этом режиме блок запускается со всех нулей, утверждают, и сохраняет состояния энкодера в конце каждого входа, для использования со следующим входом.
Terminated — В этом режиме блок рассматривает каждый входной кадр независимо. Состояния энкодера блока сбрасываются ко все-нулевому состоянию в конце каждой системы координат путем добавления битов.

Примечание
Этот режим требует минимального разрыва системы координат Constraint length – 1 цикл между системами координат. Если никакой достаточный разрыв системы координат не обеспечивается, блок прекращает обрабатывать старый кадр и начинает обрабатывать новый кадр.
Truncated — В этом режиме блок рассматривает каждый входной кадр независимо. Состояния энкодера сбрасываются ко все-нулевому состоянию в начале каждого входа.

Порты управления

`Enable reset input port` — Сбросьте входной сигнал
`off` (значение по умолчанию) | `on`

Выберите этот параметр, чтобы включить порт reset. Когда reset является 1 TRUE), блок сбрасывает состояние энкодера за следующий такт.

Зависимости

Чтобы включить этот параметр, установите параметр Operation mode на Continuous.

`Enable initial state input port` — Входной сигнал начального состояния
`Off` (значение по умолчанию) | `On`

Выберите этот параметр, чтобы включить порт ISt.

Зависимости

Чтобы включить этот параметр, установите параметр Operation mode на Truncated.

`Enable final state output port` — Выходной сигнал конечного состояния
`Off` (значение по умолчанию) | `On`

Выберите этот параметр, чтобы включить порт FSt.

Зависимости

Чтобы включить этот параметр, установите параметр Operation mode на Truncated.

Примеры модели

Convolutional Encode and Puncture Streaming Samples

Сверточный кодируют и прокалывают выборки потоковой передачи

Используйте благоприятные для оборудования блоки Convolutional Encoder и Puncturer, чтобы закодировать выборки в скоростях кода WLAN.

Алгоритмы

развернуть все

Полиномиальное описание блока Convolutional Encoder описывает связи среди сдвиговых регистров и по модулю 2 сумматоров. Этот рисунок показывает две демонстрационных операции кодирования, один без обратной связи, которая имеет вход того, два выходных параметров, и два сдвиговых регистра и другой с обратной связью, которая имеет вход того, два выходных параметров и два сдвиговых регистра.

b(n) представляет поток битов входных данных, и b(n-1) и b(n-2) представляют 2-битный сдвиговый регистр энкодера. Out1(n) и Out2(n) представляют 2-битный выход. От этого рисунка можно вычислить параметры маски блока на основе концепций Сверточных кодов. Для получения дополнительной информации о концепциях Свертки кода, обратитесь к Сверточным кодам. Так, на основе связей, обеспеченных на рисунке, Constraint length является 3, значением Code generator является [5 7]. Значением Feedback connection является 0 для энкодера без соединения обратной связи и 6 для энкодера с соединением обратной связи.

Производительность

Эффективность синтезируемого HDL-кода меняется в зависимости от вашей цели и опций синтеза. Эта таблица показывает результаты синтеза данных ресурсов и данных о производительности блока с параметрами конфигурации по умолчанию, когда управляется в Terminated режим. Сгенерированный HDL предназначен к Xilinx^® Zynq^® XC7Z045-FFG900-2 FPGA. Проект достигает тактовой частоты 1 223 МГц.

Ресурс	Используемый номер
Срез LUTs	13
Регистры среза	25
Блокируйте RAM	0
DSPS	0

Ссылки

[1] Линь, Шу и Дэниел Дж. Костелло. Кодирование контроля ошибок Шу Линем, Дэниелом Дж. Костелло, вторым выпуском. Верхний Сэддл-Ривер, NJ: Prentice Hall, 2004.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Этот блок поддерживает генерацию кода C/C++ для Simulink^® акселератор и быстрые режимы Accelerator и для генерации компонента DPI.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

Convolutional Encoder

Описание

Порты

Входной параметр

data — Биты входных данных скаляр

valid — Валидность входных данных скаляр

Зависимости

reset — Очищает внутренние состояния скаляр

Зависимости

ctrl — Управляющие сигналы сопроводительный демонстрационный поток samplecontrol шина

Зависимости

ISt — Начальное состояние в каждом запуске системы координат скаляр

Зависимости

Вывод

data — Закодированные выходные данные вектор-столбец

valid — Валидность выходных выборок скаляр

Зависимости

ctrl — Управляющие сигналы сопроводительный демонстрационный поток samplecontrol шина

Зависимости

FSt — Конечное состояние системы координат в каждом конце системы координат скаляр

Зависимости

Параметры

Основной

Constraint length — Продолжительность ограничения блока7 (значение по умолчанию) | целое число в области значений [3, 9]

Code generator — Полином генерации кода[171 133] (значение по умолчанию) | вектор из восьмеричных значений

Feedback connection — Полином соединения обратной связи0 (значение по умолчанию) | скалярное восьмеричное число

Operation mode — Режим работы Continuous (значение по умолчанию) | Terminated | Truncated

Порты управления

Enable reset input port — Сбросьте входной сигнал off (значение по умолчанию) | on

Зависимости

Enable initial state input port — Входной сигнал начального состояния Off (значение по умолчанию) | On

Зависимости

Enable final state output port — Выходной сигнал конечного состояния Off (значение по умолчанию) | On

Зависимости

Примеры модели

Сверточный кодируют и прокалывают выборки потоковой передачи

Алгоритмы

Производительность

Ссылки

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

Блоки

Документация Wireless HDL Toolbox

Поддержка

`data` — Биты входных данных
скаляр

`valid` — Валидность входных данных
скаляр

`reset` — Очищает внутренние состояния
скаляр

`ctrl` — Управляющие сигналы сопроводительный демонстрационный поток
`samplecontrol` шина

`ISt` — Начальное состояние в каждом запуске системы координат
скаляр

`data` — Закодированные выходные данные
вектор-столбец

`valid` — Валидность выходных выборок
скаляр

`ctrl` — Управляющие сигналы сопроводительный демонстрационный поток
`samplecontrol` шина

`FSt` — Конечное состояние системы координат в каждом конце системы координат
скаляр

`Constraint length` — Продолжительность ограничения блока
7 (значение по умолчанию) | целое число в области значений [3, 9]

`Code generator` — Полином генерации кода
[171 133] (значение по умолчанию) | вектор из восьмеричных значений

`Feedback connection` — Полином соединения обратной связи
0 (значение по умолчанию) | скалярное восьмеричное число

`Operation mode` — Режим работы
`Continuous` (значение по умолчанию) | `Terminated` | `Truncated`

`Enable reset input port` — Сбросьте входной сигнал
`off` (значение по умолчанию) | `on`

`Enable initial state input port` — Входной сигнал начального состояния
`Off` (значение по умолчанию) | `On`

`Enable final state output port` — Выходной сигнал конечного состояния
`Off` (значение по умолчанию) | `On`

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.