Exponenta Banner

Проверьте динамическую верхнюю границу

Проверьте, что один сигнал всегда больше, чем другой сигнал

расширьте все на странице
  • Библиотека:

  • Simulink / Образцовая Верификация

Описание

Динамические проверки блока Верхней границы Проверки, что амплитуда ссылочного сигнала, макс., больше, чем амплитуда тестового сигнала, u, на шаге текущего времени. Если условие верификации верно, блок ничего не делает. В противном случае блок останавливает моделирование, по умолчанию, и отображает сообщение об ошибке.

Используйте блоки в библиотеке Model Verification, чтобы упростить создание самопроверки моделей. Например, можно использовать образцовые блоки верификации, чтобы протестировать, который сигнализирует, не превышают заданные пределы во время моделирования. Когда вы удовлетворены, что модель правильна, можно выключить проверку ошибок путем отключения блоков верификации. Вы не должны удалять их из модели. Если необходимо изменить модель, можно временно снова включить блоки верификации, чтобы гарантировать, чтобы изменения не повреждали модель.

Примечание

Для получения информации о как указатели сгенерированного кода Simulink® Coder™ Образцовые блоки Верификации, смотрите Отладку (Simulink Coder).

Порты

Входной параметр

развернуть все

Сигнал, задающий нижнюю границу области значений, что проверки блока входной сигнал u амплитуда. Тип данных сигнала и размерность должны совпасть с u.

Типы данных: единственный | удваиваются | int8 | int16 | int32 | uint8 | uint16 | uint32 | булевская переменная | фиксированная точка | перечисленный

Входной сигнал, проверенный по нижней границе, задан min. Оба входных сигнала должны быть совпадающим типом данных и размерностью.

Типы данных: единственный | удваиваются | int8 | int16 | int32 | uint8 | uint16 | uint32 | булевская переменная | фиксированная точка | перечисленный

Вывод

развернуть все

Выходной сигнал на каждом временном шаге, который является true (1), если утверждение успешно выполняется, и ложь (0), если утверждение перестало работать. Если в Параметрах конфигурации вы выбираете сигналы логики Implement как булевы данные, то типом выходных данных является Boolean. В противном случае типом данных сигнала является double.

Зависимости

Чтобы включить этот выходной порт, установите Выходной флажок параметра сигнала утверждения.

Типы данных: удвойтесь | булевская переменная

Параметры

развернуть все

Снятие этого флажка отключает блок и заставляет модель, ведут себя, как будто блок не существует. Можно установить установку включения блока Model Verification в Параметрах конфигурации включать или отключать все образцовые блоки верификации в модели независимо от установки этой опции.

Информация о командной строке

Параметр: enabled
Ввод: символьный вектор
Значения: 'on' | 'off'
Значение по умолчанию: 'on'

Задайте выражение MATLAB®, чтобы оценить, когда утверждение перестанет работать. Поскольку выражение оценено в MATLAB workspace, задайте все переменные, используемые в выражении в той рабочей области.

Информация о командной строке

Параметр: 'callback'
Ввод: символьный вектор
Значения: Выражение MATLAB
Значение по умолчанию: ' '

Установите этот флажок, чтобы указать, что блок останавливает моделирование, когда проверка перестала работать. Очиститесь, чтобы указать, что программное обеспечение отображает предупреждение и продолжает моделирование.

Информация о командной строке

Параметр: stopWhenAssertionFail
Ввод: символьный вектор
Значения: 'on' | 'off'
Значение по умолчанию: 'on'

Выбор этого флажка заставляет блок выводить булев сигнал, который верен (1) на каждом временном шаге, если утверждение успешно выполняется и ложь (0), если утверждение перестало работать. Типом данных выходного сигнала является Boolean, если вы выбрали сигналы логики Реализации как флажок булевых данных на диалоговом окне Configuration Parameters. В противном случае типом данных выходного сигнала является double.

Информация о командной строке

Параметр: export
Ввод: символьный вектор
Значения: 'on' | 'off'
Значение по умолчанию: 'off'

Укажите, что тип значка раньше отображал этот блок в блок-схеме. Опция graphic отображает графическое представление условия утверждения на значке. Опция text отображает математическое выражение, которое представляет условие утверждения. Если значок является слишком маленьким, чтобы отобразить выражение, текстовый значок отображает восклицательный знак. Чтобы видеть выражение, увеличьте блок.

Информация о командной строке

Параметр: значок
Ввод: символьный вектор
Значения: 'графический' | 'текст'
Значение по умолчанию: 'graphic'

Блокируйте характеристики

Типы данных

double | single | Boolean | base integer | fixed point | enumerated

Прямое сквозное соединение

No

Многомерные сигналы

Yes

Сигналы переменного размера

No

Обнаружение пересечения нулем

No

Расширенные возможности

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Преобразуйте алгоритмы с плавающей точкой в фиксированную точку с помощью Фиксированной точки Designer™.

Смотрите также

|

Представлено до R2006a

Была ли эта тема полезной?
Документация Simulink
Поддержка