Проверьте разрешение сканирования

Проверьте, что входной сигнал задал разрешение

  • Библиотека:
  • Simulink / Образцовая Верификация

Описание

Проверки блока Разрешения сканирования Проверки, имеет ли входной сигнал заданное скалярное или векторное разрешение. Если разрешение является скаляром, входной сигнал должен быть кратным разрешению в допуске 10e-3. Если разрешение является вектором, входной сигнал должен равняться элементу вектора разрешения. Если условие верификации верно, блок ничего не делает. В противном случае блок останавливает моделирование, по умолчанию, и отображает сообщение об ошибке.

Используйте блоки в библиотеке Model Verification, чтобы упростить создание самопроверки моделей. Например, можно использовать образцовые блоки верификации, чтобы протестировать, который сигнализирует, не превышают заданные пределы во время моделирования. Когда вы удовлетворены, что модель правильна, можно выключить проверку ошибок путем отключения блоков верификации. Вы не должны удалять их из модели. Если необходимо изменить модель, можно временно снова включить блоки верификации, чтобы гарантировать, чтобы изменения не повреждали модель.

Порты

Входной параметр

развернуть все

Входной сигнал, что проверки блока разрешение заданы параметром Разрешения.

Типы данных: double

Вывод

развернуть все

Выходной сигнал на каждом временном шаге, который является true (1), если утверждение успешно выполняется, и ложь (0), если утверждение перестало работать. Если в Параметрах конфигурации вы выбираете сигналы логики Implement как булевы данные, то типом выходных данных является Boolean. В противном случае типом данных сигнала является double.

Зависимости

Чтобы включить этот выходной порт, установите Выходной флажок параметра сигнала утверждения.

Типы данных: удвойтесь | булевская переменная

Параметры

развернуть все

Задайте требование разрешения для входного сигнала.

Информация о командной строке

Параметр: resolution
Ввод: символьный вектор
Значения: '1' | действительное значение
Значение по умолчанию: '1'

Снятие этого флажка отключает блок и заставляет модель, ведут себя, как будто блок не существует. Можно установить установку включения блока Model Verification в Параметрах конфигурации включать или отключать все образцовые блоки верификации в модели независимо от установки этой опции.

Информация о командной строке

Параметр: enabled
Ввод: символьный вектор
Значения: 'on' | 'off'
Значение по умолчанию: 'on'

Задайте выражение MATLAB®, чтобы оценить, когда утверждение перестанет работать. Поскольку выражение оценено в MATLAB workspace, задайте все переменные, используемые в выражении в той рабочей области.

Информация о командной строке

Параметр: 'callback'
Ввод: символьный вектор
Значения: Выражение MATLAB
Значение по умолчанию: ' '

Установите этот флажок, чтобы указать, что блок останавливает моделирование, когда проверка перестала работать. Очиститесь, чтобы указать, что программное обеспечение отображает предупреждение и продолжает моделирование.

Информация о командной строке

Параметр: stopWhenAssertionFail
Ввод: символьный вектор
Значения: 'on' | 'off'
Значение по умолчанию: 'on'

Выбор этого флажка заставляет блок выводить булев сигнал, который верен (1) на каждом временном шаге, если утверждение успешно выполняется и ложь (0), если утверждение перестало работать. Типом данных выходного сигнала является Boolean, если вы выбрали сигналы логики Реализации как флажок булевых данных на диалоговом окне Configuration Parameters. В противном случае типом данных выходного сигнала является double.

Информация о командной строке

Параметр: export
Ввод: символьный вектор
Значения: 'on' | 'off'
Значение по умолчанию: 'off'

Блокируйте характеристики

Типы данных

'double'

Прямое сквозное соединение

No

Многомерные сигналы

Yes

Сигналы переменного размера

No

Обнаружение пересечения нулем

No

Расширенные возможности

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Представлено до R2006a

Была ли эта тема полезной?