Двухпортовый RAM с двумя выходными портами
HDL Coder / Операции HDL
Блок Dual Port RAM моделирует RAM, который поддерживает одновременные операции чтения и операции записи, и имеет обоих порт вывода данных чтения, и запишите данные выходной порт. Можно использовать этот блок, чтобы сгенерировать HDL-код, который сопоставляет с RAM в большей части FPGAs.
Если вы не должны использовать выходные данные записи, wr_dout, можно достигнуть лучшего вывода RAM с инструментами синтеза при помощи блока Simple Dual Port RAM.
Во время записи новые данные появляются при выводе порта записи (wr_dout) блока Dual Port RAM. Если операция чтения происходит одновременно в том же адресе, как операция записи, старые данные появляются в выходном порту чтения (rd_dout).
Ширина адресного бита. Минимальная битная ширина равняется 2, и максимальная битная ширина равняется 29. Значение по умолчанию равняется 8.
Блок имеет следующие порты:
wr_dinЗапишите данные входной параметр. Данные могут быть любой шириной. Это наследовало ширину и тип данных от входного сигнала.
Тип данных: скалярная фиксированная точка, целое число или комплекс
wr_addrЗапишите адрес.
Тип данных: скалярное беззнаковое целое (uintN) или фиксированная точка без знака (ufixN) с дробной длиной 0
wr_enРазрешение записи.
Тип данных: Булевская переменная
rd_addrСчитайте адрес.
Тип данных: скалярное беззнаковое целое (uintN) или фиксированная точка без знака (ufixN) с дробной длиной 0
wr_doutВыходные данные от адреса записи, wr_addr.
rd_doutВыходные данные от адреса чтения, rd_addr.
Двойной уровень двухпортовый RAM | Простой двухпортовый RAM | Единственный порт RAM