Двухпортовый RAM с единственным выходным портом
HDL Coder / Операции HDL
RAM моделей блока Simple Dual Port RAM, который поддерживает одновременные операции чтения и операции записи, и имеет единственный выходной порт для считанных данных. Можно использовать этот блок, чтобы сгенерировать HDL-код, который сопоставляет с RAM в большей части FPGAs.
Простой Двухпортовый RAM подобен Двухпортовому RAM, но Двухпортовый RAM имеет и порт вывода данных записи и порт вывода данных чтения.
Во время операции записи, если операция чтения происходит в том же адресе, старые данные появляются при выводе.
Ширина адресного бита. Минимальная битная ширина равняется 2, и максимальная битная ширина равняется 29. Значение по умолчанию равняется 8.
Блок имеет следующие порты:
wr_dinЗапишите данные входной параметр. Данные могут иметь любую ширину. Это наследовало ширину и тип данных от входного сигнала.
Тип данных: скалярная фиксированная точка, целое число или комплекс
wr_addrЗапишите адрес.
Тип данных: скалярное беззнаковое целое (uintN) или фиксированная точка без знака (ufixN) с дробной длиной 0
wr_enРазрешение записи.
Тип данных: Булевская переменная
rd_addrСчитайте адрес.
Тип данных: скалярное беззнаковое целое (uintN) или фиксированная точка без знака (ufixN) с дробной длиной 0
rd_doutВыходные данные от адреса чтения, rd_addr.
Двухпортовый RAM | Двойной уровень двухпортовый RAM | Единственный порт RAM