Документация

Обзор

Оптимизированный Получатель QPSK HDL с Полученным примером Данных предоставляет благоприятное для оборудования решение, которое выполняет основополосную обработку, чтобы обработать изменяющееся во времени смещение частоты и изменяющуюся во времени задержку символа. А именно, этот пример обеспечивает оптимизированный HDL исходный проект практического цифрового получателя, чтобы смягчить вышеупомянутые нарушения и включает крупную компенсацию частоты, основанную на PLL прекрасную компенсацию частоты, синхронизируя восстановление с передискретизацией с фиксированной процентной ставкой, заполнением битами / пропуск, синхронизация кадра и разрешение неоднозначности фазы.

По сравнению с реализацией получателя в примере Передатчика и Получателя QPSK три основных модификации были сделаны для эффективной генерации HDL-кода:

Структура примера

Структуру верхнего уровня модели получателя QPSK показывают в следующей фигуре. Подсистема HDLRx была оптимизирована для генерации HDL-кода.

Входные данные получены с помощью двух устройств USRP® и Пакета Поддержки Communications Toolbox для Радио USRP® выполнение модели передатчика и модели получателя соответственно. Собранные данные представляют основную полосу полученный сигнал с уровнем выборки 200 кГц. Данные основаны на выборке и имеют длину 200 001, который соответствует периоду 1 с.

Следующая схема показывает подробную структуру подсистемы HDLRx.

Подсистемы в далее описаны в следующих разделах.

1. Автоматическое управление усилением (AGC) - Настраивает полученную амплитуду сигнала к желаемому уровню

2. Корневой Повышенный Косинус Получает Фильтр - Использование фактор спада 0,5, и десятикратно уменьшает входной сигнал два

3. Крупная компенсация частоты (CFC) - Оценки аппроксимированное смещение частоты полученного сигнала и исправляют его

4. Прекрасная компенсация частоты (FFC) - Компенсирует остаточную частоту и смещение фазы

5. Синхронизация Восстановления - Передискретизирует входной сигнал согласно восстановленному стробу синхронизации так, чтобы решения символа были приняты в оптимальные моменты выборки

6. Декодирование данных - Выравнивает контуры кадра, разрешает неоднозначность фазы поставщика услуг, вызванную Прекрасной подсистемой Компенсации Частоты, и демодулирует сигнал

Структуру Текстового сообщения, Декодирующего подсистему, показывают ниже.

Эта подсистема, как ожидают, будет запущена в программном обеспечении, поэтому, это обрабатывает основанные на кадре сигналы ускорить вычисление. Подсистема HDLRx выходные параметры три основанных на выборке булевых сигнала: bit1, bit2, и dValid. Учитывая, что нисходящая обработка требует сигнала кадра, задача преобразования основанных на выборке сигналов к основанным на кадре дубликатам выполняется блоком dataframer. Демодулируемая битная пара, bit1 и bit2, допустима только, когда dValid установлен высоко. Блок dataframer использует сигнал dValid правильно заполнить строку задержки bit1 и bit2. Подсистема Дескремблирования и Печати обрабатывает полученные данные только, когда разрешать сигнал идет высоко. Это происходит, когда и строка задержки накапливается точно, 200 допустимых демодулируемых битов и сигнал RxGo установлен высоко. В то время как симуляция запускается, подсистема Дескремблирования и Печати выводит строку "Hello World ###" к командному окну MATLAB®, где '###' является повторяющейся последовательностью '000', '001, '002'..., '099'.

Ссылочная подсистема Оценки Смещения Частоты обеспечивает точную оценку смещения частоты в диагностических целях.

HDL оптимизированный получатель QPSK

1. AGC

AGC гарантирует стабильный вход частоте и подсистемам восстановления синхронизации. Это устанавливает амплитуду Крупного входа подсистемы Компенсации Частоты как 1/сверхдискретизировавший Фактор, так, чтобы эквивалентные усиления фазы и детекторов ошибок синхронизации оставались постоянными в зависимости от времени. AGC помещается перед Корневым Повышенным Косинусом Получают Фильтр так, чтобы амплитуда сигнала могла быть измерена с фактором сверхдискретизации четыре, таким образом улучшив точность оценки.

Структуру AGC показывают в следующей схеме, и конвейерные регистры отображают зеленым в модели.

2. Корневой повышенный косинус получает фильтр

Корневой Повышенный Косинус Получает Фильтр, десятикратно уменьшает входной сигнал фактором два, с фактором спада 0,5. Это обеспечивает согласованную фильтрацию для переданной формы волны, чтобы повысить сигнал к шумовому отношению и упростить нисходящую обработку сигналов.

Корневой Повышенный Косинус Получает Фильтр, реализован с помощью полностью параллельной архитектуры.

3. Крупная компенсация частоты

Крупная подсистема Компенсации Частоты исправляет входной сигнал с грубой оценкой смещения частоты. Следующая схема показывает Крупную подсистему Компенсации Частоты.

Эта подсистема оценивает частоту и смещения фазы основополосного сигнала QPSK. Во-первых, подсистема возводит входной сигнал в степень четыре. Это реализовано путем расположения каскадом двух блоков продукта. Затем от независимого от модуляции сигнала это оценивает тон при четыре раза смещении частоты. После деления оценки четыре, так - полученное смещение частоты исправляется в исходном сигнале. Обычно существует остаточное смещение частоты даже после CFC, который вызвал бы медленное вращение совокупности. Прекрасная подсистема Компенсации Частоты компенсирует эту остаточную частоту.

При сравнении реализации Крупной подсистемы Компенсации Частоты здесь с теми в Передатчике QPSK и Получателе и Получателе QPSK с Оборудованием USRP®, мы видим несколько модификаций:

4. Прекрасная компенсация частоты

Прекрасная подсистема Компенсации Частоты, показанная в следующей фигуре, реализует замкнутый цикл фазы (PLL), описанный в Главе 7 [2], чтобы отследить остаточное смещение частоты и смещение фазы во входном сигнале.

Детектор ошибок фазы (PED) наибольшего правдоподобия, описанный в Главе 7.2.2 [2], генерирует ошибку фазы. Настраиваемый пропорциональный плюс интеграл Контурный фильтр, описанный в Приложении C.2 [2], фильтрует сигнал ошибки и затем подает его в блок Phase Calculation. Блок Phase Calculation генерирует комплексный экспоненциальный сигнал, который используется, чтобы исправить остаточную частоту и смещения фазы в выводе CFC. Контурный фильтр позволяет настраиваться Пропускной способности Цикла (нормированный частотой дискретизации) и Фактор Затухания Цикла. Нормированная пропускная способность цикла значения по умолчанию установлена в 0,13, и фактор затухания значения по умолчанию установлен в 2,5 (по затуханию), так, чтобы PLL быстро заблокировал к намеченной фазе при представлении небольшого шума фазы. Чтобы узнать больше об алгоритме FFC, обратитесь к документации Communications Toolbox.

5. Синхронизация восстановления

Подсистему Восстановления Синхронизации показывают в следующей схеме.

Подсистема Восстановления Синхронизации реализует PLL, описанный в Главе 8 [2], чтобы исправить ошибку синхронизации в полученном сигнале. В среднем подсистема Восстановления Синхронизации генерирует тот выходная выборка для каждых двух входных выборок.

Подсистема Управления Интерполяцией реализует постепенное уменьшение по модулю 1 счетчик, описанный в Главе 8.4.3 [2], чтобы сгенерировать управляющий сигнал упростить подсистему Декодирования Данных, чтобы правильно выбрать interpolants Фильтра Интерполяции. Этот управляющий сигнал также включает Синхронизацию детектора ошибок (TED), так, чтобы это вычислило ошибки синхронизации в правильные моменты синхронизации. Подсистема Управления Интерполяцией обновляет различие в синхронизации для Фильтра Интерполяции, генерируя interpolants в оптимальные моменты выборки.

Фильтром Интерполяции является Фэрроу параболический фильтр с, как описано в Главе 8.4.2 [2]. Фильтр использует 0,5 так, чтобы все коэффициенты фильтра стали 1,-1/2 и 3/2, который значительно упрощает структуру интерполятора.

На основе interpolants синхронизирующие ошибки сгенерированы Детектором ошибок Синхронизации пересечения нулем, как описано в Главе 8.4.1 [2], отфильтрованы настраиваемым пропорциональным плюс интеграл Контурным фильтром, как описано в Приложении C.2 [2] и поданы в Управление Интерполяцией для обновления различия в синхронизации. Контурный фильтр позволяет настраиваться Пропускной способности Цикла (нормированный частотой дискретизации) и Фактор Затухания Цикла. Нормированная пропускная способность цикла значения по умолчанию установлена в 0,01, и фактор затухания значения по умолчанию установлен в единицу так, чтобы PLL быстро заблокировал к правильной синхронизации при представлении небольшого шума фазы.

Когда ошибка синхронизации (задержка) достигает контуров символа, в выводе существует один дополнительный или недостающий interpolant. TED реализует заполнение битами или пропускающий, чтобы обработать дополнительное или отсутствующий interpolants. Можно обратиться к Главе 8.4.4 [2] для деталей заполнения битами / пропуск.

Цикл восстановления синхронизации обычно генерирует тот выходной символ для каждых двух входных выборок. Это также выводит строб синхронизации (dValid сигнал), который запускается на уровне входной частоты дискретизации. При нормальных обстоятельствах значение строба является просто последовательностью чередования единиц и нулей. Однако это происходит только, когда относительная задержка между передатчиком и получателем содержит некоторую дробную часть одного периода символа, и целая часть задержки (в символах) остается постоянной. Если целая часть относительных изменений задержки, значение строба может иметь два последовательных нуля или два последовательных единиц.

6. Декодирование данных

Подсистема Декодирования Данных выполняет синхронизацию кадра, разрешение неоднозначности фазы поставщика услуг и демодуляцию QPSK. Его структуру показывают в схеме ниже:

Анализ производительности

Следующие данные показывают Частоту ошибок по битам (BER) для этого примера. Собранным данным в этом примере смещали маленькую частоту в пределах от-120 к-90Hz. Дополнительное смещение добавляется с помощью блока Frequency Offset в модели.

График BER показывает, что использование CFC, сопровождаемого FFC, гарантирует низкий BER для широкой области значений смещения частоты, в то время как использование FFC (без CFC) может только исправить маленькие смещения (меньший, чем 1200 Гц с установками параметров в этом примере). И Используя CFC и Используя FFC рекомендуется, особенно чтобы избежать плохой производительности BER, когда дрейфы смещения частоты из области значений FFC могут отследить.

CFC может ввести маленькое смещение в системе, которая могла привести к небольшому ухудшению производительности, когда фактическое смещение близко к 0. В этом случае использование только FFC может быть лучшим выбором. Ссылочная подсистема Оценки Смещения Частоты использует основанный на БПФ блок Coarse Frequency Compensation от Communications Toolbox, чтобы обеспечить точную оценку смещения частоты. Эта информация может использоваться, чтобы помочь пользователю, делающему проектные решения.

Когда подсистемы компенсации частоты не могут оценить и исправить частоту и смещение фазы, для Восстановления Синхронизации трудно исправить ошибки синхронизации. BER, равный 1 среднему значению, разрешать сигнал подсистемы Декодирования Данных является всегда низким и, нет никаких декодируемых данных.

Результаты и отображения

При выполнении симуляции модель отображает два графика рассеивания, чтобы показать совокупность FFC вывод и Timing Recovery вывод соответственно.

Следующая схема показывает график совокупности FFC вывод. Кластер рассеивается вокруг, в основном из-за двух причин:

Следующая схема показывает совокупность Timing Recovery вывод. Каждый наблюдает четыре сконцентрированных кластера вокруг истинной совокупности с 4 точками для модуляции QPSK. Это проверяет эффективность подсистемы Восстановления Синхронизации. Однако, как упомянуто прежде, Прекрасная подсистема Компенсации Частоты может заблокировать сигнал со сдвигом фазы 0, 90, 180, или 270 степеней. Проблема неоднозначности фазы устраняется в подсистеме Декодирования Данных.

Генерация HDL-кода

Конвейерно обработайте регистры (отображенный зеленым), были добавлены в модели, чтобы убедиться, что подсистема HDLRx не имеет долгого критического пути. HDL-код, сгенерированный от подсистемы HDLRx, синтезировался с помощью Xilinx® ISE на Virtex6 (XC6VLX240T-1FFG1156) FPGA, и схема запустилась на уровне приблизительно 97 МГц.

Проверять и сгенерировать HDL-код сослались в этом примере, у вас должна быть лицензия HDL Coder™.

Можно использовать команды makehdl и makehdltb, чтобы сгенерировать HDL-код и испытательный стенд для подсистем в HDLRx. Чтобы сгенерировать HDL-код, используйте следующую команду:

   makehdl('commqpskrxhdl/HDLRx')

Чтобы сгенерировать испытательный стенд, используйте следующую команду:

   makehdltb('commqpskrxhdl/HDLRx')

Ссылки

1. М. Луиза и Р. Регджаннини, "Восстановление несущей частоты в полностью цифровых модемах для передач пакетного режима", Сделка IEEE. Коммуникации, стр 1169-1178, 1995.

2. Майкл Райс, "цифровая связь - подход дискретного времени", Prentice Hall, апрель 2008.

Уведомление об авторском праве

USRP® является товарным знаком Корпорации National Instruments®.