Комплекс к оптимизированному HDL угла значения

Вычислите значение и/или угол фазы комплексного сигнала — оптимизированный для генерации HDL-кода с помощью алгоритма CORDIC

расширьте все на странице

Библиотека

Математические операции

dspmathops

Описание

Блок Complex to Magnitude-Angle HDL Optimized вычисляет значение и/или угол фазы комплексного сигнала. Это обеспечивает благоприятные для оборудования управляющие сигналы. Блок использует конвейерный Координатный Компьютер Вращения (CORDIC) алгоритм, чтобы достигнуть эффективной реализации HDL.

Можно также использовать этот блок, чтобы реализовать функцию atan2 в оборудовании.

Атрибуты сигнала

Порт	Направление	Описание	Тип данных
`dataIn`	Входной параметр	Объедините скалярный входной сигнал.	`fixdt()` `int32/16/8` `uint32/16/8` `double/single` позволен для симуляции, но не для генерации HDL-кода.
`validIn`	Входной параметр	Указывает, что входной сигнал допустим. Когда `validIn` высок, блок получает значение `dataIn`.	`boolean`
`magnitude`	Вывод	Скалярный выходной сигнал.	То же самое как `dataIn`
`angle`	Вывод	Скалярный выходной сигнал. Дополнительный.	То же самое как `dataIn`
`validOut`	Вывод	Указывает, что выходной сигнал допустим. Когда `magnitude` или `angle`, вывод готов, блок, устанавливает `validOut` высоко.	`boolean`

Параметры

Number of iterations source

Задает источник Number of iterations для алгоритма CORDIC. Выберите Auto, чтобы определить номер итераций к входному размеру слова − 1. Если входом является double или single, Auto определяет номер итераций к 16. Выберите Property, чтобы определить номер итераций от Number of iterations. Значением по умолчанию является Auto.

Number of iterations

Задает количество итераций CORDIC, которые выполняет блок. Этот параметр видим только, когда Number of iterations source установлен в Property. Количество итераций должно быть меньше чем или равно размеру слова − 1 входных данных.

Задержка блока зависит от количества выполняемых итераций. Смотрите Задержку.

Output format

Задает, какие выходные порты активны. Можно выбрать Magnitude, Angle или Magnitude and angle. Значением по умолчанию является Magnitude and angle.

Angle format

Задает формат angle вывод. Можно выбрать Normalized или Radians. Выберите Normalized, чтобы возвратить выходной параметр в формате фиксированной точки, который нормирует углы в области значений [–1,1]. Для получения дополнительной информации смотрите Нормированный Угловой Формат. Выберите Radians, чтобы возвратить выходной параметр как значение фиксированной точки между π и −π. Форматом по умолчанию является Normalized.

При использовании этого блока, чтобы реализовать функцию atan2, установите этот параметр на Radians.

Scale output

Шкалы, выведенные инверсией CORDIC, получают фактор. Значение по умолчанию выбрано.

Примечание

Если вы выключаете выходное масштабирование и применяете усиление CORDIC в другом месте в вашем проекте, необходимо исключить термин π/4. Квадрант, сопоставляющий алгоритм, заменяет первую итерацию CORDIC путем отображения входных параметров на угловую область значений [0, π/4]. Поэтому начальное вращение не вносит термин усиления.

Поиск и устранение проблем

Если вход является 0+0i, выходной угол не определен. Блок не реализует логику исправления, чтобы обеспечить вывод к 0. Можно проигнорировать этот выходной угол.

Примеры

развернуть все

Реализуйте Функцию atan2 для HDL

Этот пример использование:

Открытая модель

Этот пример показывает, как использовать блок Complex to Magnitude Angle, чтобы реализовать функцию atan2 в оборудовании. Блок использует архитектуру CORDIC.

Модель в качестве примера сравнивает блок Complex to Magnitude Angle с функцией atan2. Блок Complex to Magnitude Angle сконфигурирован, чтобы возвратить угол в Радианах и не возвратить значение. Функция atan2 использует приближение CORDIC.

Блок Complex to Magnitude Angle моделирует задержку аппаратной реализации. Чтобы выровнять данные для сравнения, путь к справочным данным включает блок задержки с той же задержкой.

Можно сгенерировать HDL от блока Complex to Magnitude Angle, если вы добавляете его в подсистему.

Алгоритм

Алгоритм CORDIC

Алгоритм CORDIC является благоприятным для оборудования методом для выполнения тригонометрических функций. Это - итеративный алгоритм, который аппроксимирует решение путем схождения к идеальной точке. Блок использует CORDIC векторизация режима, чтобы итеративно вращать вход на вещественную ось.

Метод Givens для вращения комплексного числа x+iy углом θ следующие. Направление вращения, d, +1 для против часовой стрелки и −1 для по часовой стрелке.

$\begin{array}{l} x_{r} = x потому что θ - d y \sin θ \\ y_{r} = y потому что θ + d x \sin θ \end{array}$

Для аппаратной реализации факторизуйте becauseθ, чтобы оставить термин tanθ.

$\begin{array}{l} x_{r} = потому что θ (x - d y загар θ) \\ y_{r} = потому что θ (y + d x загар θ) \end{array}$

Чтобы вращать вектор на вещественную ось, выберите ряд вращений _θn так, чтобы $загар θ_{n} = 2^{- n}$ . Удалите термин becauseθ, таким образом, каждое итеративное вращение использует только сдвиг, и добавьте операции.

$\begin{array}{l} R x_{n} = x_{n - 1} - d_{n} y_{n - 1} 2^{- n} \\ R y_{n} = y_{n - 1} + d_{n} x_{n - 1} 2^{- n} \end{array}$

Объедините отсутствие условия becauseθ от каждой итерации в константу, и примените его с одним множителем к результату итогового вращения. Выходное значение является масштабированным окончательным значением x. Выходной угол, z, является суммой углов поворота.

$\begin{array}{l} x_{r} = (потому что θ_{0} потому что θ_{} 1... потому что θ_{n}) R x_{N} \\ z = \sum_{0}^{N} d_{n} θ_{n} \end{array}$

Измененный алгоритм CORDIC

Область сходимости для стандартного вращения CORDIC составляет ≈ ±99.7 °. Работать вокруг этого ограничения, прежде, чем сделать любое вращение, блок-диаграммы вход в [0, π/4] область значений с помощью следующего алгоритма.

if abs(x) > abs(y) 
  input_mapped = [abs(x), abs(y)];
else
  input_mapped = [abs(y), abs(x)];
end

В каждой итерации блок вращает вектор к вещественной оси. Вращение состоит против часовой стрелки в том, когда y отрицателен, и по часовой стрелке когда y положителен.

Квадрантное отображение сохраняет аппаратные ресурсы и уменьшает задержку путем сокращения количества настроек канала связи CORDIC одной. Фактор усиления CORDIC, Kn, поэтому не включает n=0, или потому что (π/4), называют.

$K_{n} = c o s θ_{} 1... потому что θ_{n} = потому что (26.565) \cdot потому что (14.036) \cdot потому что (7.125) \cdot потому что (3.576)$

После того, как итерации CORDIC завершены, блок исправляет угол назад к его исходному местоположению. Сначала это настраивает угол правильной стороне π/4.

if abs(x) > abs(y)
  angle_unmapped = CORDIC_out;
else
  angle_unmapped = (pi/2) - CORDIC_out;
end

Затем это инвертирует угол к исходному квадранту.

if (x < 0) 
  if (y < 0)
    output_angle = - pi + angle_unmapped;
  else
    output_angle = pi - angle_unmapped;
else
  if (y<0)
    output_angle = -angle_unmapped;

Архитектура

Блок генерирует конвейерную архитектуру HDL, чтобы максимизировать пропускную способность. Каждая итерация CORDIC сделана в одной настройке канала связи. Множитель усиления, если включено, реализован с логикой Канонической цифры со знаком (CSD).

Введите размер слова	Выведите размер слова значения
fixdt (0, WL, FL)	fixdt (0, WL+2, FL)
fixdt (1, WL, FL)	fixdt (1, WL+1, FL)

Введите размер слова	Выведите угловой размер слова
fixdt ([], WL, FL)	Радианы	fixdt (1, WL+3, WL)
fixdt ([], WL, FL)	'normalized'	fixdt (1, WL+3, WL+2)

Логика CORDIC при каждой настройке канала связи реализует одну итерацию. Для каждой настройки канала связи сдвиг и угловое вращение являются константами.

Когда вы устанавливаете Output format на Magnitude, блок не генерирует HDL-код для углового накопления и квадрантной логики исправления.

Нормированный угловой формат

Этот формат нормирует угловые значения радиана фиксированной точки вокруг модульного круга. Это - более эффективное использование битов, чем область значений [0,2π] радианы. Нормированный угловой формат также включает перенос в 0/2π без дополнительного, обнаруживают и исправляют логику.

Например, представляя угол с результатами на 3 бита в следующих нормированных значениях.

Используя отображение, описанное в Измененном Алгоритме CORDIC, блок нормирует углы через [0, π/4] и сопоставляет их с правильным октантом в конце вычисления.

Задержка

Выводом является допустимый Number of iterations + 4 цикла после допустимого входа.

Когда вы устанавливаете Number of iterations source на Property, блок сразу показывает задержку. Когда вы устанавливаете Number of iterations source на Auto, блок вычисляет задержку на основе типа данных входного порта и отображает его, когда вы обновляете модель.

Когда вы устанавливаете Number of iterations source на Auto, количество итераций является входным размером слова − 1, и задержка является входным размером слова + 3. Если входом является double или тип single, количество итераций равняется 16, и задержка равняется 20.

Производительность

Уровень был измерен для настройки по умолчанию с выходным отключенным масштабированием и вход fixdt(1,16,12). Когда сгенерированный HDL-код синтезируется в Xilinx^® Virtex^®-6 (XC6VLX240T-1FFG1156) FPGA, проект достигает частоты часов на 260 МГц. Это использует следующие ресурсы.

Ресурс	Используемый номер
LUT	882
FFS	792
Xilinx LogiCORE^® DSP48	0
Блокируйте RAM (16K)	0

Производительность синтезируемого HDL-кода отличается в зависимости от вашей цели и опций синтеза.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Этот блок поддерживает генерацию кода C/C++ для Акселератора Simulink^® и Быстрых Режимов Accelerator и для генерации компонента DPI.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику. Для получения дополнительной информации о реализациях свойства и ограничения для генерации HDL-кода, видят Комплекс к HDL Угла Значения, Оптимизированному в документации HDL Coder.

Темы

HDL оптимизированный получатель QPSK с собранными данными (Communications Toolbox)
HDL оптимизированный передатчик QAM и получатель (Communications Toolbox)
(HDL Coder)

Документация

Комплекс к оптимизированному HDL угла значения

Библиотека

Описание

Атрибуты сигнала

Параметры

Примечание

Поиск и устранение проблем

Примеры

Реализуйте Функцию atan2 для HDL

Алгоритм

Алгоритм CORDIC

Измененный алгоритм CORDIC

Архитектура

Нормированный угловой формат

Задержка

Производительность

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

Темы

Введенный в R2014b

Документация DSP System Toolbox

Поддержка

Документация

Комплекс к оптимизированному HDL угла значения

Библиотека

Описание

Атрибуты сигнала

Параметры

Примечание

Поиск и устранение проблем

Примеры

Реализуйте Функцию atan2 для HDL

Алгоритм

Алгоритм CORDIC

Измененный алгоритм CORDIC

Архитектура

Нормированный угловой формат

Задержка

Производительность

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

Темы

Введенный в R2014b

Документация DSP System Toolbox

Поддержка

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.